CN219980786U - 功率放大电路以及射频模组 - Google Patents

Abstract

本申请公开了一种功率放大电路以及射频模组。功率放大电路包括M个晶体管和N条平衡支路。M个晶体管对应的M个输入端连接于信号输入端；M个晶体管对应的M个输出端连接于信号输出端。平衡支路连接在任意两个晶体管对应的两个输入端之间。当某个晶体管获取到的射频信号过大时，该射频信号可以通过平衡支路流向另一个晶体管。此时，平衡支路可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路的两个晶体管的射频信号大致相等，避免了某个晶体管获取到的射频信号过大而导致器件性能不均衡甚至晶体管烧毁的情况发生，保证了当某个晶体管获取到的射频信号过大时功率放大电路能够正常工作，进而保证了功率放大电路的最佳性能。

Description

功率放大电路以及射频模组

技术领域

本申请涉及射频技术领域，更具体地，涉及一种功率放大电路以及射频模组。

背景技术

研发人员在设计功率放大器时，若是遇到单个晶体管的额定功率不能满足功率设计需求时，通常会采用多个晶体管并联的电路架构以实现功率放大器所需的目标功率。

然而在采用多个晶体管并联结构的功率放大器时，输入的射频信号到达每个晶体管的路径长度可能存在不一致的问题，进而导致输入每个晶体管的射频信号的大小也各不相同。因此，在某个晶体管获取到的射频信号较大时，该晶体管进入超负荷工作状态，超负荷工作状态下的晶体管的器件性能会发生一定恶化(例如，晶体管无法达到额定的放大功率)。此外，若是晶体管长时间处于超负荷工作状态，则有可能造成晶体管的烧毁，进而影响功率放大器的整体放大功率。

实用新型内容

本申请实施例提供一种功率放大电路以及射频模组。

根据本申请的第一方面，本申请实施例提供一种功率放大电路，其中，功率放大电路具有信号输入端和信号输出端，该功率放大电路包括M个晶体管以及N条平衡支路。M个晶体管对应的M个输入端连接于信号输入端；M个晶体管对应的M个输出端连接于信号输出端；M为整数且M大于或等于2。平衡支路连接在任意两个晶体管对应的两个输入端之间，N为整数且N大于或等于1。

其中，在一些可选实施例中，M个晶体管包括第一晶体管和第二晶体管，N条平衡支路包括第一平衡支路，第一平衡支路连接在第一晶体管的输入端和第二晶体管的输入端之间。功率放大电路还包括第一电容和第二电容；第一晶体管的输入端通过第一电容连接于信号输入端，第二晶体管的输入端通过第二电容连接于信号输入端。

其中，在一些可选实施例中，第一平衡支路包括导线，导线的一端连接于第一晶体管和第一电容之间的公共端；导线的另一端连接于第二晶体管和第二电容之间的公共端。

其中，在一些可选实施例中，第一平衡支路包括第三电容，第三电容的一端连接于第一晶体管和第一电容之间的公共端；第三电容的另一端连接于第二晶体管和第二电容之间的公共端。

其中，在一些可选实施例中，第一平衡支路包括第四电容，第四电容的一端连接于信号输入端和第一电容之间的支路；第四电容的另一端连接于信号输入端和第二电容之间的支路。

其中，在一些可选实施例中，输入第一晶体管的信号为第一射频信号，输入第二晶体管的信号为第二射频信号，第一射频信号的第一幅值和第二射频信号的第二幅值之间的比值小于或等于0.9，或第二射频信号的第二幅值和第一射频信号的第一幅值之间的比值小于或等于0.9。

其中，在一些可选实施例中，N等于M减1，M个晶体管的输入端均连接有平衡支路。

其中，在一些可选实施例中，晶体管为异质结双极型晶体管，异质结双极型晶体管的基极为晶体管的输入端，集电极为晶体管的输出端，发射极接地。

其中，在一些可选实施例中，晶体管为金属氧化物半导体场效应晶体管，金属氧化物半导体场效应晶体管的栅极为晶体管的输入端，源极为晶体管的输出端，漏极接地。

根据本申请的第二方面，本申请实施例提供一种射频模组，该射频模组包括上述的功率放大电路。

本申请提供了一种功率放大电路以及射频模组，该功率放大电路包括M个晶体管和N条平衡支路。其中，M个晶体管对应的M个输入端连接于信号输入端，M个晶体管对应的M个输出端连接于信号输出端，也即，M个晶体管相并联。平衡支路连接在任意两个晶体管对应的两个输入端之间。因此，当某个晶体管获取到的射频信号过大时，该射频信号可以通过平衡支路流向另一个晶体管。此时，平衡支路可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路的两个晶体管的射频信号大致相等，避免了某个晶体管获取到的射频信号过大而导致器件性能不均衡甚至晶体管烧毁的情况发生，保证了当某个晶体管获取到的射频信号过大时功率放大电路能够正常工作，进而保证了功率放大电路的最佳性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的射频模组的结构示意图。

图2是图1中功率放大电路的第一种结构示意图。

图3是图1中功率放大电路的第二种结构示意图。

图4是图1中功率放大电路的第三种结构示意图。

图5是图1中功率放大电路的第四种结构示意图。

图6是图1中功率放大电路的第五种结构示意图。

图7是图1中功率放大电路的第六种结构示意图。

图8是图1中功率放大电路的第七种结构示意图。

图9是图1中功率放大电路的第八种结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1和图2，本申请实施例提供了一种功率放大电路100以及配置有该功率放大电路100的射频模组200。其中，射频模组200是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高集成度和硬件性能，并使体积小型化。具体地，射频模组200可以应用于智能手机、平板电脑、智能手表等4G、5G通信设备。

在本实施例中，射频模组200包括有功率放大电路100，该功率放大电路100具有信号输入端10和信号输出端20。其中，功率放大电路100可以包括M个晶体管120以及N条平衡支路140。M个晶体管120对应的M个输入端1200连接于信号输入端10；M个晶体管120对应的M个输出端1210连接于信号输出端20，M为整数且M大于或等于2。也即，本实施例中的M个晶体管120彼此并联。这里需要说明的是，在功率放大电路100为多级功率放大电路的情况下，M个晶体管120构成多级功率放大电路中的其中一级放大电路。例如，在功率放大电路100为两级功率放大电路的情况下，M个晶体管120可以构成两级功率放大电路中的第一级放大电路，也可以构成两级功率放大电路中的第二级放大电路。平衡支路140连接在任意两个晶体管120对应的两个输入端1200之间，N为整数且N大于或等于1。

因此，当功率放大电路100中的某个晶体管120获取到的射频信号过大时，该射频信号可以通过平衡支路140流向另一个晶体管120。此时，平衡支路140可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路140的两个晶体管120的射频信号大致相等，避免了某个晶体管120获取到的射频信号过大而导致器件性能不均衡甚至晶体管120烧毁的情况发生，保证了当某个晶体管120获取到的射频信号过大时功率放大电路100能够正常工作，进而保证了功率放大电路100的最佳性能。

下面对功率放大电路100的具体电路结构进行详细介绍。

功率放大电路100具有信号输入端10和信号输出端20。其中，信号输入端10用于输入射频信号。具体地，射频信号的频率可以由功率放大电路100具体应用的通信设备决定。例如，若通信设备工作在N77频段，则射频信号的频率可以为3.3GHz至4.2GHz；若通信设备工作在N78频段，则射频信号的频率可以为3.3GHz至3.8GHz；若通信设备工作在N79频段，则射频信号的频率可以为4.5GHz至5GHz。信号输出端20用于将经功率放大电路100放大后的射频信号输出。

M个晶体管120对应的M个输入端1200连接于信号输入端10，M个晶体管120对应的M个输出端1210连接于信号输出端20。其中，M为整数且M大于或等于2。因此，本实施例中的M个晶体管120彼此并联在信号输入端10和信号输出端20之间，用于提高功率放大电路100对射频信号的放大功率。具体地，晶体管120的数量和射频信号的放大功率呈正比，晶体管120的数量越多，则射频信号的放大功率越大。

在一些可能的实施例中，请参阅图3，晶体管120可以为异质结双极型晶体管(Heterojunction Bipolar Transistor,HBT)1201，异质结双极型晶体管1201的基极为晶体管120的输入端1200，集电极为晶体管120的输出端1210，发射极接地。由于HBT晶体管具有较高的工作频率范围(例如，工作频率范围可以大于2GHz)、较大的放大增益、良好的热稳定性以及较低的噪声系数等优势，使得经多个HBT晶体管功率放大后的射频信号能够更加稳定地从信号输出端20输出，提高了射频信号的输出质量。

在另一些可能的实施例中，请参阅图4，晶体管120可以为金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)1203，金属氧化物半导体场效应晶体管1203的栅极为晶体管120的输入端1200，源极为晶体管120的输出端1210，漏极接地。由于MOSFET管具有开关速度快、易于驱动、损耗低以及抗电磁干扰能力强等优势，使得功率放大电路100具有较高的抗干扰能力。

平衡支路140连接在任意两个晶体管120对应的两个输入端1200之间，N为整数且N大于或等于1。因此，当功率放大电路100中的某个晶体管120获取到的射频信号过大时，该射频信号可以通过平衡支路140流向另一个晶体管120。此时，平衡支路140可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路140的两个晶体管120的射频信号大致相等，避免了某个晶体管120获取到的射频信号过大而导致器件性能不均衡甚至晶体管120烧毁的情况发生，保证了当某个晶体管120获取到的射频信号过大时功率放大电路100能够正常工作，进而保证了功率放大电路100的最佳性能。

在一些可能的实施例中，N等于M减1，M个晶体管120的输入端1200均连接有平衡支路140。也即，在本实施例中，M个晶体管120中的每个晶体管120均通过平衡支路140连接于其他的晶体管120。因此，在M个晶体管120中的任何一个晶体管120出现信号过大时都可以通过平衡支路140向其他的晶体管120分流，进而避免晶体管120烧毁的情况发生。

作为一种实施方式，在M个晶体管120中，每相邻的两个晶体管120的输入端1200通过平衡支路140相连，在这种情况下，N等于M减1。作为另一种实施方式，在M个晶体管120中可以确定出目标晶体管，M个晶体管120中除目标晶体管以外的晶体管120的输入端1200通过平衡支路140连接于目标晶体管的输入端1200，在这种情况下，N等于M减1。其中，目标晶体管可以是M个晶体管120中的任何一个晶体管120，也可以是M个晶体管120中与信号输入端10之间距离最近的晶体管120。由于目标晶体管与信号输入端10之间的距离最近，则目标晶体管与信号输入端10之间支路所等效的阻抗会小于其他支路的等效阻抗，使得输入目标晶体管的射频信号会大于输入其他晶体管120的射频信号。在这种情况下，将目标晶体管通过多条平衡支路140与其他的晶体管120相连，可以加快对射频信号的分流速度，避免目标晶体管烧毁的情况发生。本实施例对目标晶体管的确定方式以及M个晶体管120的具体连接方式不作具体限定。

在另一些可能的实施例中，研发人员可以根据功率放大电路100的电路仿真实验确定平衡支路140的连接位置。例如，在电路仿真实验中，研发人员在确定输入某一晶体管120的射频信号的幅值远大于输入其他晶体管120的射频信号的幅值的情况下，可以将实际的电路结构中对应位置的信号幅值较大的晶体管120和其他晶体管120之间添加平衡支路140。

在又一些可能的实施例中，研发人员在设计功率放大电路100对应的版图设计时，信号输入端10会设置在偏离M个晶体管120的中间位置。请参阅图5，在图5中的功率放大电路100包括有三个晶体管120，分别为第一子晶体管1205、第二子晶体管1206和第三子晶体管1207。第一子晶体管1205、第二子晶体管1206和第三子晶体管1207三者依次并列间隔设置，信号输入端10位于靠近第一子晶体管1205的一侧，也即，信号输入端10和第一子晶体管1205之间的距离小于信号输入端10和第二子晶体管1206之间的距离，信号输入端10和第二子晶体管1206之间的距离小于信号输入端10和第三子晶体管1207之间的距离。

在这种情况下，输入第一子晶体管1205的射频信号会大于输入第二子晶体管1206的射频信号，且输入第一子晶体管1205的射频信号大于输入第三子晶体管1207的射频信号。因此，为了避免输入第一子晶体管1205的射频信号过大，可以在第一子晶体管1205的输入端1200和第三子晶体管1207的输入端1200之间加入第一平衡子支路1401，也可以在第一子晶体管1205的输入端1200和第二子晶体管1206的输入端1200之间加入第二平衡子支路1403，第一平衡子支路1401和第二平衡子支路1403用于分流输入第一子晶体管1205的过大的射频信号，以保证第一子晶体管1205的使用安全。

下面以M个晶体管120包括第一晶体管1230和第二晶体管1250，N条平衡支路140包括第一平衡支路1400为例，对平衡支路140的具体结构进行介绍。

请参阅图6，第一晶体管1230的输入端1231和第二晶体管1250的输入端1251连接于信号输入端10，第二晶体管1250的输出端1232和第二晶体管1250的输出端1252连接于信号输出端20。第一平衡支路1400连接在第一晶体管1230的输入端1231和第二晶体管1250的输入端1251之间。

因此，当输入第一晶体管1230的射频信号或者是输入第二晶体管1250的射频信号的信号幅值过大时，均可以通过第一平衡支路1400向另一个晶体管120分流，进而保证晶体管120的使用安全。例如，当输入第一晶体管1230的射频信号的信号幅值过大时，输入第一晶体管1230的射频信号可以通过第一平衡支路1400向第二晶体管1250分流，进而避免第一晶体管1230因射频信号过大而导致烧毁的情况发生，保证了第一晶体管1230的使用寿命。

具体地，这里以输入第一晶体管1230的信号为第一射频信号，输入第二晶体管1250的信号为第二射频信号为例。当第一射频信号的第一幅值和第二射频信号的第二幅值之间的比值小于或等于0.9时，则说明第二射频信号过大。反之，当第二射频信号的第二幅值和第一射频信号的第一幅值之间的比值小于或等于0.9，则说明第一射频信号过大。

在本实施例中，功率放大电路100还可以包括第一电容150和第二电容160。第一晶体管1230的输入端1231通过第一电容150连接于信号输入端10，第二晶体管1250的输入端1251通过第二电容160连接于信号输入端10。其中，第一电容150和第二电容160可以分别起到隔离直流信号的作用。例如，第一电容150可以隔离向第一晶体管1230输入的第一射频信号中的直流信号，第二电容160可以隔离向第二晶体管1250输入的第二射频信号中的直流信号，进而保证第一晶体管1230和第二晶体管1250能够正常工作。具体地，第一电容150和第二电容160可以是贴片式电容或者是插接式电容，本实施例对此不作限定。

在一些可能的实施例中，请参阅图7，第一平衡支路1400可以包括导线1410，导线1410的一端连接于第一晶体管1230和第一电容150之间的公共端。导线1410的另一端连接于第二晶体管1250和第二电容160之间的公共端。因此，当输入第一晶体管1230的射频信号或者是输入第二晶体管1250的射频信号的信号幅值过大时，均可以通过导线1410向另一个晶体管120分流，进而保证晶体管120的使用安全。此外，导线1410具有价格成本低的优势，进而降低了功率放大电路100的整体硬件成本。

在一些可能的实施例中，请参阅图8，第一平衡支路1400可以包括第三电容1430，第三电容1430的一端连接于第一晶体管1230和第一电容150之间的公共端。第三电容1430的另一端连接于第二晶体管1250和第二电容160之间的公共端。因此，当输入第一晶体管1230的射频信号或者是输入第二晶体管1250的射频信号的信号幅值过大时，均可以通过第三电容1430所在的支路向另一个晶体管120分流，进而保证晶体管120的使用安全。此外，第三电容1430还可以起到隔离第一晶体管1230的输入端1231和第二晶体管1250的输入端1251之间直流信号的作用，保证了第一晶体管1230和第二晶体管1250能够正常工作。具体地，第三电容1430可以是贴片式电容或者是插接式电容，本实施例对此不作限定。

在一些可能的实施例中，请参阅图9，第一平衡支路1400可以包括第四电容1450，第四电容1450的一端连接于信号输入端10和第一电容150之间的支路。第四电容1450的另一端连接于信号输入端10和第二电容160之间的支路。因此，当输入第一晶体管1230的射频信号或者是输入第二晶体管1250的射频信号的信号幅值过大时，均可以通过第四电容1450所在的支路向另一个晶体管120分流，进而保证晶体管120的使用安全。此外，第四电容1450还可以起到隔离第一晶体管1230的输入端1231和第二晶体管1250的输入端1251之间直流信号的作用，保证了第一晶体管1230和第二晶体管1250能够正常工作。具体地，第四电容1450可以是贴片式电容或者是插接式电容，本实施例对此不作限定。

这里需要说明的是，图6至图9所示电路结构图仅用于描述第一晶体管1230、第二晶体管1250和平衡支路140三者之间的连接关系，并不限定晶体管120和平衡支路140的具体数量。因此，本领域技术人员在图6至图9所示电路图的基础上加入其他晶体管120和平衡支路140而得出的新的电路结构仍属于本申请所保护的技术方案。

本申请实施例提供了一种功率放大电路100以及配置有该功率放大电路100的射频模组200。功率放大电路100具有信号输入端10和信号输出端20。其中，功率放大电路100可以包括M个晶体管120以及N条平衡支路140。M个晶体管120对应的M个输入端1200连接于信号输入端10；M个晶体管120对应的M个输出端1210连接于信号输出端20，M为整数且M大于或等于2。平衡支路140连接在任意两个晶体管120对应的两个输入端1200之间，N为整数且N大于或等于1。

因此，当功率放大电路100中的某个晶体管120获取到的射频信号过大时，该射频信号可以通过平衡支路140流向另一个晶体管120。此时，平衡支路140可以起到对过大的射频信号进行分流的作用，进而使得输入连接有平衡支路140的两个晶体管120的射频信号大致相等，避免了某个晶体管120获取到的射频信号过大而导致器件性能不均衡甚至晶体管120烧毁的情况发生，保证了当某个晶体管120获取到的射频信号过大时功率放大电路100能够正常工作，进而保证了功率放大电路100的最佳性能。

在本申请说明书中，如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一组件。说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。如在通篇说明书及权利要求当中所提及的“包括”为一开放式用语，故应解释成“包含但不限定于”；“大致”是指本领域技术人员能够在一定误差范围内解决技术问题，基本达到技术效果。

在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“里”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请而简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定或限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通，也可以是仅为表面接触。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种功率放大电路，其特征在于，具有信号输入端和信号输出端，所述功率放大电路包括：

M个晶体管，M个所述晶体管对应的M个输入端连接于所述信号输入端；M个所述晶体管对应的M个输出端连接于所述信号输出端；所述M为整数且所述M大于或等于2；以及

N条平衡支路，所述平衡支路连接在任意两个所述晶体管对应的两个输入端之间，所述N为整数且所述N大于或等于1。

2.根据权利要求1所述的功率放大电路，其特征在于，M个所述晶体管包括第一晶体管和第二晶体管，N条平衡支路包括第一平衡支路，所述第一平衡支路连接在所述第一晶体管的输入端和所述第二晶体管的输入端之间；

所述功率放大电路还包括第一电容和第二电容；所述第一晶体管的输入端通过所述第一电容连接于所述信号输入端，所述第二晶体管的输入端通过所述第二电容连接于所述信号输入端。

3.根据权利要求2所述的功率放大电路，其特征在于，所述第一平衡支路包括导线，所述导线的一端连接于所述第一晶体管和所述第一电容之间的公共端；所述导线的另一端连接于所述第二晶体管和所述第二电容之间的公共端。

4.根据权利要求2所述的功率放大电路，其特征在于，所述第一平衡支路包括第三电容，所述第三电容的一端连接于所述第一晶体管和所述第一电容之间的公共端；所述第三电容的另一端连接于所述第二晶体管和所述第二电容之间的公共端。

5.根据权利要求2所述的功率放大电路，其特征在于，所述第一平衡支路包括第四电容，所述第四电容的一端连接于所述信号输入端和所述第一电容之间的支路；所述第四电容的另一端连接于所述信号输入端和所述第二电容之间的支路。

6.根据权利要求2至5中任意一项所述的功率放大电路，其特征在于，输入所述第一晶体管的信号为第一射频信号，输入所述第二晶体管的信号为第二射频信号，所述第一射频信号的第一幅值和所述第二射频信号的第二幅值之间的比值小于或等于0.9，或

所述第二射频信号的第二幅值和所述第一射频信号的第一幅值之间的比值小于或等于0.9。

7.根据权利要求1至5中任意一项所述的功率放大电路，其特征在于，所述N等于M减1，M个所述晶体管的输入端均连接有所述平衡支路。

8.根据权利要求1至5中任意一项所述的功率放大电路，其特征在于，所述晶体管为异质结双极型晶体管，所述异质结双极型晶体管的基极为所述晶体管的输入端，集电极为所述晶体管的输出端，发射极接地。

9.根据权利要求1至5中任意一项所述的功率放大电路，其特征在于，所述晶体管为金属氧化物半导体场效应晶体管，所述金属氧化物半导体场效应晶体管的栅极为所述晶体管的输入端，源极为所述晶体管的输出端，漏极接地。

10.一种射频模组，其特征在于，包括如权利要求1至9中任意一项所述的功率放大电路。