CN219960928U - 一种电路板及半导体器件组合结构 - Google Patents

一种电路板及半导体器件组合结构 Download PDF

Info

Publication number
CN219960928U
CN219960928U CN202321384516.1U CN202321384516U CN219960928U CN 219960928 U CN219960928 U CN 219960928U CN 202321384516 U CN202321384516 U CN 202321384516U CN 219960928 U CN219960928 U CN 219960928U
Authority
CN
China
Prior art keywords
layer
insulating substrate
circuit board
metal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321384516.1U
Other languages
English (en)
Inventor
余乐
刘星星
诸渊臻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chizhou Yunhai Surface Treatment Technology Co ltd
Original Assignee
Chizhou Yunhai Surface Treatment Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chizhou Yunhai Surface Treatment Technology Co ltd filed Critical Chizhou Yunhai Surface Treatment Technology Co ltd
Priority to CN202321384516.1U priority Critical patent/CN219960928U/zh
Application granted granted Critical
Publication of CN219960928U publication Critical patent/CN219960928U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本申请公开了一种电路板及半导体器件组合结构,电路板包括绝缘基板及设置于绝缘基板的导电层,导电层包括金属打底层、金属连接层、烧结铜层及保护层,绝缘基板具有沿厚度方向相对的第一面和第二面,所述金属打底层位于所述绝缘基板的第一面和/或第二面,金属连接层位于金属打底层,烧结铜层位于所述金属连接层上,金属连接层用于增加烧结铜层和金属打底层之间的粘附力或结合力。本申请通过烧结铜层增厚导电层,导电层厚度可达200微米以上,不仅满足了承载更大电流的高功率半导体器件的需求,而且相较电镀加厚导电层,烧结铜层增厚导电层的工艺更简单,成本更低。

Description

一种电路板及半导体器件组合结构
技术领域
本申请涉及半导体技术领域,尤其涉及一种电路板及包括电路板的半导体器件组合结构。
背景技术
高功率半导体器件如IGBT主要用于控制电流和电压的转换,由于IGBT(InsulatedGate Bipolar Transistor,绝缘栅双极晶体管)需要承受大电流和高温,相应产生的热量也会急剧增加,因此需要使用高性能,例如厚度厚、导热系数高的基板来支撑其工作。
现有技术中,通常采用直接镀铜绝缘基板制程技术(DPC,即,Direct PlatingCopper)或直接覆铜绝缘基板制程技术(DBC,即,Direct Bonding Copper)等方式得到导电的陶瓷线路板结构。DPC工艺中利用真空镀膜的方式在绝缘基板上溅镀一金属金属打底层薄膜,再以电镀的方式在其上形成一定厚度的导电金属连接层,接着再以蚀刻制程以完成铜电路的制作,然而,此技术产生的铜电路厚度通常不超过100μm。DBC工艺中利用铜的含氧共晶液直接将一定厚度的铜片贴合在绝缘基板上,在铜与绝缘基板敷接的过程前或过程中引入适量的氧元素,使得铜与氧形成Cu-O共晶层,并且与绝缘基板发生化学反应以将铜贴合于绝缘基板上,DBC工艺中一般采用Al3O2、铜箔通过烧结键合在一起,Al3O2导热系数低,在高功率半导体器件中使用时满足不了高功率半导体器件的发热要求,且采用此工艺也不容易做到厚度较厚的铜电路层。
因此,直接采用上述方式均不能满足高功率半导体器件产品的需求。
实用新型内容
本申请的目的在于提供一种电路板及半导体器件组合结构,通过本申请能够增厚电路板的导电层,以满足承载更大电流的高功率半导体器件产品的需求。
本申请的目的采用以下技术方案实现:
一种电路板,包括绝缘基板及设置于所述绝缘基板的导电层,所述绝缘基板具有沿厚度方向相对的第一面和第二面,所述导电层包括:
金属打底层,所述金属打底层位于所述绝缘基板的第一面和/或第二面;
金属连接层,所述金属连接层位于所述金属打底层上;
烧结铜层,所述烧结铜层位于所述金属连接层上;
保护层,所述保护层位于所述烧结铜层上。
在一些实施方式中,所述绝缘基板为陶瓷基板,所述保护层为金层或银层。
在一些实施方式中,所述导电层的厚度为200-1000μm。
在一些实施方式中,所述烧结铜层的厚度大于金属连接层的厚度,所述烧结铜层的致密性低于金属连接层的致密性。
在一些实施方式中,所述金属连接层为镀铜层和/或镀镉层。
在一些实施方式中,所述金属打底层为钛层、铬层、钨层中的任意一种。
在一些实施方式中,所述绝缘基板上设置有若干容置部,若干所述容置部内填充有导电体,所述金属打底层一体连接所述导电体。
在一些实施方式中,所述容置部为通孔且贯穿所述绝缘基板的所述第一面和所述第二面,所述绝缘基板的所述第一面和所述第二面均设置有所述导电层,所述导电体电性导通所述绝缘基板的第一面和第二面设置的所述导电层。
在一些实施方式中,所述容置部为盲孔且贯穿所述绝缘基板的所述第一面,所述导电层位于所述绝缘基板的所述第一面。
本申请还提供一种半导体器件组合结构,包括高功率半导体器件及所述的电路板,所述高功率半导体器件布置于所述电路板上并与所述导电层电性连接。
与现有技术相比,本申请的有益效果至少包括:
本申请通过烧结铜层增厚导电层,导电层厚度可达200微米以上,不仅满足了承载更大电流的高功率半导体器件的需求,而且相较电镀加厚导电层,烧结铜层成型速度快,增厚导电层的工艺更简单,成本更低。
附图说明
图1是本申请实施例一的电路板的剖视结构示意图。
图2是图1中虚线部分的放大图。
图3是本申请实施例二的电路板的剖视结构示意图。
图中:10、绝缘基板;11、容置部;12、导电体;13、导电层;20、金属打底层;30、金属连接层;40、烧结铜层;50、保护层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本申请更全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构,因而将省略对它们的重复描述。
本申请中所描述的表达位置与方向的词,均是以附图为例进行的说明,但根据需要也可以做出改变,所做改变均包含在本申请保护范围内。
实施例一:
如图1和图2所示,本申请提供一种电路板,包括:绝缘基板10及设置于绝缘基板10的导电层13,导电层13包括金属打底层20、金属连接层30、烧结铜层40和保护层50。
其中,本申请的绝缘基板10优选为一长方体结构,具有沿厚度方向相对的第一面和第二面(如图1所示,第一面可以是绝缘基板10的上表面,第二面可以是绝缘基板10的下表面),绝缘基板10可以为陶瓷基板,例如氮化铝基板、氧化铝基板、氮化硅基板、碳化硅基板、氧化铍基板或金刚石基板。于本实施例中,绝缘基板10的第一面和第二面均设置有导电层13。
因为绝缘基板10的第一面和第二面均设置有导电层13,所以金属打底层20的数量可以为两层,一层金属打底层20位于绝缘基板10的第一面上,另外一层金属打底层20位于绝缘基板10的第二面上。金属打底层20优选为钛层、铬层或钨层,具体的,金属打底层20可以通过PVD技术(物理气相沉积,包括蒸发镀膜、真空溅射、离子镀等方式)形成,本申请的第一面和第二面上的金属打底层20可以为同一种材料层,例如两层金属打底层20可以同时都为钛层、铬层或钨层中的一种,也可以为两种不同的材料层,例如,第一面上的金属打底层20选择为钛层,第二面上的金属打底层20选择为铬层,或者第一面上的金属打底层20选择为钛层,第二面上的金属打底层20选择为钨层,再或者第一面上的金属打底层20选择为铬层,第二面上的金属打底层20选择为钨层。金属打底层20的厚度优选为10nm-1μm,例如,可以是20nm、50nm、100nm、200nm、500nm、800nm。金属打底层20与绝缘基板10具有较佳的结合力,能够增加金属连接层30与绝缘基板10的结合力,防止金属连接层30脱落、翘曲或剥离。
第一面和第二面上的金属打底层20的表面均设置有一层金属连接层30,即,金属连接层30也为两层,第一面上的金属打底层20上设置有一层金属连接层30,第二面上的金属打底层20上也设置有一层金属连接层30,金属连接层30可以通过PVD技术形成,金属连接层30可以为镀铜层和/或镀镉层,本申请第一面和第二面上的金属连接层30可以为同一种材料层,例如,可以都是镀铜层或镀镉层,也可以是两种不同的材料层,例如,第一面上的金属连接层30是镀铜层,第二面上的金属连接层30是镀镉层。金属连接层30的厚度优选为10nm-5μm,例如,可以是20nm、50nm、100nm、200nm、500nm、1μm、3μm。
第一面和第二面上的金属连接层30上均设置有烧结铜层40,即,第一面上的金属连接层30上设置有一层烧结铜层40,第二面上的金属连接层30上也设置有一层烧结铜层40。通过在金属连接层30上刷铜浆,然后使铜浆固化形成烧结铜层40,烧结铜层40的厚度优选为150-800μm,例如,可以是160μm、200μm、400μm、600μm。烧结铜层40在金属连接层30上经烧结得到,金属连接层30提供烧结铜层40的生长基础,使金属连接层30和烧结铜层40之间的结合力更强。具体地,金属连接层30为镀铜层或镀镉层时,镀铜层或镀镉层与烧结铜层40中的铜金属具有相同或相似的性能,使金属连接层30与烧结铜层40的结合力更强,从而显著增加烧结铜层40的附着力,更不容易脱落或翘曲。
本申请通过烧结铜层40增厚导电层13,绝缘基板10单面的导电层13厚度可达200微米以上,不仅满足了承载更大电流的高功率半导体器件的需求,而且相较电镀加厚导电层13,烧结铜层40成型速度快,增厚导电层13的工艺更简单,成本更低。本申请金属连接层30能够增加烧结铜层40的粘附力或结合力,使导电层13结构更稳定,设置的金属打底层20和绝缘基板10的第一面和第二面附着力更佳,从而能够使金属连接层30有更强的附着力,最终让烧结铜层40更牢固,最终能延长本申请半导体器件组合结构的使用寿命。
由于烧结铜层40中铜的导电率较低,为了增强导电层13的导电率,更好地与高功率半导体器件通过键合的方式电性连接,烧结铜层40上设置保护层50,保护层50可以通过PVD技术形成,保护层50位于烧结铜层40表面,即,在烧结铜层40的上表面设置有一层保护层50。本申请的保护层50优选为银层或者金层,出于成本的考虑,优选为银层,由于烧结铜层40可能被氧化,在烧结铜层40表面设置保护层50还能够更好地保护烧结铜层40。保护层50的厚度优选为0.1-3μm,例如,可以是0.2μm、0.5μm、0.8μm、1.5μm、2.5μm。
在一些具体实施方式中,本申请的金属打底层20、金属连接层30、烧结铜层40和保护层50组成导电层13,绝缘基板10单面的导电层13的厚度为200-1000μm,例如,可以是300μm、500μm、800μm。作为本申请一种优选的实施方式,本申请的烧结铜层40的厚度大于金属连接层30的厚度,且烧结铜层40的致密性低于金属连接层30的致密性,这样能够使烧结铜层40和金属连接层30之间的结合效果更好。
在一些具体实施方式中,本申请的绝缘基板10上设置有若干容置部11,若干容置部11内填充有导电体12,金属打底层20覆盖导电体12并连接。作为本申请一种优选的实施方式,本申请的导电体12可以是导电银浆料冷却而成,具体的,在容置部11内灌注有导电银浆料,待导电银浆料冷却后,导电银浆料于容置部11、金属打底层20之间紧密连接在一起,这样能够更好地将金属打底层20结合在绝缘基板10的第一面和第二面上,从而使金属连接层30、烧结铜层40与绝缘基板10的结合力更强。作为本申请一种优选的实施方式,本申请的金属打底层20为钛层、铬层、钨层中的任意一种或两种。
在一些具体实施方式中,本申请的容置部11优选为通孔且容置部11贯穿绝缘基板10的第一面和第二面,绝缘基板10的第一面和第二面分别设置有金属打底层20,容置部11为通孔的话,位于绝缘基板10的第一面和第二面的两层金属打底层20均能够更好地附着在绝缘基板10的表面,绝缘基板10的第一面和第二面均设置有导电层13,导电体12电性导通绝缘基板10的第一面和第二面设置的导电层13。
本申请还提供一种半导体器件组合结构,该半导体器件组合结构包括高功率半导体器件及上面所述的电路板,高功率半导体器件布置于电路板上并与导电层13电性连接,例如高功率半导体器件可以是IGBT等高功率半导体器件。
实施例二:
本实施例中,电路板包括:绝缘基板10及设置于绝缘基板10一面的导电层13,如图3所示,绝缘基板10的第一面设置有导电层13,本申请的容置部11为盲孔且贯穿绝缘基板10的第一面,金属打底层20位于绝缘基板10的第一面,即,本申请的金属打底层20只有一层,对应的,本申请的金属连接层30也只有一层且位于金属打底层20表面,烧结铜层40也只有一层且位于金属连接层30表面,保护层50也只有一层且位于烧结铜层40表面,即,本申请的电路板还可以有一种结构,具体包括绝缘基板10、一层金属打底层20、一层金属连接层30、一层烧结铜层40和一层保护层50,盲孔内设置有导电体12,金属打底层20覆盖导电体12并一体连接,导电体12对金属打底层20具有把持作用,使金属打底层20不容易从绝缘基板10上脱落或翘曲,从而提高金属打底层20与绝缘基板10的结合力。
当然,在其它实施方式中,在绝缘基板10的单面(第一面或第二面)设置导电层13时,可以不在绝缘基板10上设置容置部11和导电体12。
本申请还提供一种半导体器件组合结构,该半导体器件组合结构包括高功率半导体器件及上面所述的电路板,高功率半导体器件布置于电路板上并与导电层13电性连接,例如高功率半导体器件可以是IGBT等高功率半导体器件。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在不脱离本申请的原理和宗旨的情况下,在申请的范围内可以对上述实施例进行变化、修改、替换和变型,所有的这些改变都应该属于本申请权利要求的保护范围之内。

Claims (10)

1.一种电路板,包括绝缘基板(10)及设置于所述绝缘基板(10)的导电层(13),所述绝缘基板(10)具有沿厚度方向相对的第一面和第二面,其特征在于,所述导电层(13)包括:
金属打底层(20),所述金属打底层(20)位于所述绝缘基板(10)的第一面和/或第二面;
金属连接层(30),所述金属连接层(30)位于所述金属打底层(20)上;
烧结铜层(40),所述烧结铜层(40)位于所述金属连接层(30)上;
保护层(50),所述保护层(50)位于所述烧结铜层(40)上。
2.根据权利要求1所述的一种电路板,其特征在于,所述绝缘基板(10)为陶瓷基板,所述保护层(50)为金层或银层。
3.根据权利要求2所述的一种电路板,其特征在于,所述导电层(13)的厚度为200-1000μm。
4.根据权利要求1所述的一种电路板,其特征在于,所述烧结铜层(40)的厚度大于金属连接层(30)的厚度,所述烧结铜层(40)的致密性低于金属连接层(30)的致密性。
5.根据权利要求1所述的一种电路板,其特征在于,所述金属连接层(30)为镀铜层和/或镀镉层。
6.根据权利要求1所述的一种电路板,其特征在于,所述金属打底层(20)为钛层、铬层、钨层中的任意一种。
7.根据权利要求1所述的一种电路板,其特征在于,所述绝缘基板(10)上设置有若干容置部(11),若干所述容置部(11)内填充有导电体(12),所述金属打底层(20)一体连接所述导电体(12)。
8.根据权利要求7所述的一种电路板,其特征在于,所述容置部(11)为通孔且贯穿所述绝缘基板(10)的所述第一面和所述第二面,所述绝缘基板(10)的所述第一面和所述第二面均设置有所述导电层(13),所述导电体(12)电性导通所述绝缘基板(10)的第一面和第二面设置的所述导电层(13)。
9.根据权利要求7所述的一种电路板,其特征在于,所述容置部(11)为盲孔且贯穿所述绝缘基板(10)的所述第一面,所述导电层(13)位于所述绝缘基板(10)的所述第一面。
10.一种半导体器件组合结构,其特征在于,包括高功率半导体器件及如权利要求1-9任意一项所述的电路板,所述高功率半导体器件布置于所述电路板上并与所述导电层(13)电性连接。
CN202321384516.1U 2023-05-31 2023-05-31 一种电路板及半导体器件组合结构 Active CN219960928U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202321384516.1U CN219960928U (zh) 2023-05-31 2023-05-31 一种电路板及半导体器件组合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202321384516.1U CN219960928U (zh) 2023-05-31 2023-05-31 一种电路板及半导体器件组合结构

Publications (1)

Publication Number Publication Date
CN219960928U true CN219960928U (zh) 2023-11-03

Family

ID=88544245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321384516.1U Active CN219960928U (zh) 2023-05-31 2023-05-31 一种电路板及半导体器件组合结构

Country Status (1)

Country Link
CN (1) CN219960928U (zh)

Similar Documents

Publication Publication Date Title
EP0009978B1 (en) Hybrid type integrated circuit device
US4352120A (en) Semiconductor device using SiC as supporter of a semiconductor element
US4556899A (en) Insulated type semiconductor devices
US9129934B2 (en) Power semiconductor module and method for operating a power semiconductor module
JP3338495B2 (ja) 半導体モジュール
US11728237B2 (en) Semiconductor device with a supporting member and bonded metal layers
EP3584833B1 (en) Power module with improved alignment
JP2004022973A (ja) セラミック回路基板および半導体モジュール
JPH05243433A (ja) 電子回路装置
JP2002110844A (ja) 電子回路基板、および電子回路基板を用いた電子モジュール
CN219960928U (zh) 一种电路板及半导体器件组合结构
TWM595383U (zh) 散熱型電子裝置
CN219876270U (zh) 一种陶瓷线路板及半导体器件组合结构
US20120075826A1 (en) pressure support for an electronic circuit
US20160148865A1 (en) Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same
KR20230058492A (ko) 반도체 장치
JP3934966B2 (ja) セラミック回路基板
JP2002314037A (ja) パワー半導体モジュール
CN115280492A (zh) 电子模块和用于制造电子模块的方法
CN102576705A (zh) 电路装置及其制造方法
KR20080105451A (ko) 금속회로기판
TWI728672B (zh) 散熱型電子裝置
US11887961B2 (en) Semiconductor device, semiconductor arrangement and method for producing the same
CN117080176A (zh) 功率半导体模块装置及其制造方法
US12035477B2 (en) Electronic module and method for producing an electronic module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant