CN219937049U - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN219937049U CN219937049U CN202321218154.9U CN202321218154U CN219937049U CN 219937049 U CN219937049 U CN 219937049U CN 202321218154 U CN202321218154 U CN 202321218154U CN 219937049 U CN219937049 U CN 219937049U
- Authority
- CN
- China
- Prior art keywords
- die
- stiffener
- electronic device
- passive
- redistribution layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003351 stiffener Substances 0.000 claims abstract description 48
- 238000004806 packaging method and process Methods 0.000 claims abstract description 13
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000002787 reinforcement Effects 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 241001133184 Colletotrichum agaves Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型提供了一种电子器件,包括:封装结构,包括并排设置的第一管芯和第二管芯,第一管芯具有第一无源面,第二管芯具有第二无源面;加固件,设置在第一无源面和第二无源面上并向第一无源面和第二无源面供电,加固件还包括桥接线路,桥接线路电连接第一管芯和第二管芯。本申请实施例的桥接线路设置在加固件中,通过加固件本身保护桥接线路,避免因电子器件中的热膨胀系数不匹配导致的翘曲造成桥接线路断裂,提高了电子器件的结构稳定性。
Description
技术领域
本实用新型的实施例涉及一种电子器件。
背景技术
参见图1,现有的电压调节器模块(VRM)1与功能管芯4之间的电路径包括线路a、扇出重分布层(FORDL)2,电源传输网络(Power delivery Network,PDN)距离远,并且二者之间还隔有无源器件3(例如电感器、电容器),各元件并排配置造成封装件的水平面积较大、整合性差,如何有效率的整合缩短VRM 1与功能管芯4之间的距离是存在的问题,并且功能管芯4之间的讯号连结需靠2.5D的插入件(Interposer)/扇出重分布层2/嵌入式多管芯互连桥接(embedded multi-die interconnect bridge,EMIB),插入件中的贯穿硅通孔(TSV)制作工艺昂贵,扇出重分布层2中的桥接线路8是细线路(线宽/线距小于2μm/2μm),在可靠性测试(reliability testing)后有断裂的风险,并且目前还在开发细线路的线宽和线距进一步缩小的可能性。
参见图2,在背面电源传输(backside power delivery)技术中,一般将第一集成电压调节器(integrated voltage regulator,IVR)5和第二IVR 5’设置于功能管芯4的晶背上方,衬底9通过重分布层6、贯穿模塑料通孔(through molding via,TMV)90向第一IVR5供电,并通过重分布层6、另一未示出的TMV向第二IVR 5’供电,第一IVR 5和第二IVR 5’将调节后的电源输出至功能管芯4,可缩短调节后的电源(power)到达功能管芯4的供电路径(参见虚线箭头),同时若将该设计应用在FOCoS(Fan Out Chip on Substrate,扇出型基板上芯片)技术中,第二IVR 5’可同时作为不同功能管芯4(例如专用集成电路(ASIC)与高带宽存储器(HBM)管芯)的供电路径,也可使用第一IVR 5和第二IVR 5’做为加固件(reinforcement),以降低因FOCoS结构中热膨胀系数不匹配(CTE mismatch)导致底部填充层(underfill)7甚至重分布层6中的桥接线路8(用于电连接相邻功能管芯4)断裂的风险。
然而,第一IVR 5和第二IVR 5’加固的效果仍有限,主要原因在于桥接线路8设计在基础材料是聚酰亚胺(polyimide,PI)的重分布层6中,整体刚性仍不足,仍无法解决上述断裂的问题。
实用新型内容
针对相关技术中存在的问题,本实用新型的目的在于提供一种电子器件,以至少提高电子器件的结构稳定性。
为实现上述目的,本实用新型提供了一种电子器件,包括:封装结构,包括并排设置的第一管芯和第二管芯,第一管芯具有第一无源面,第二管芯具有第二无源面;加固件,设置在第一无源面和第二无源面上并向第一无源面和第二无源面供电,加固件还包括桥接线路,桥接线路电连接第一管芯和第二管芯。
在一些实施例中,第一无源面和第二无源面朝向加固件。
在一些实施例中,加固件是有源管芯。
在一些实施例中,加固件是电压调节器,电压调节器用于调节提供至第一无源面和第二无源面其中至少一者的电压。
在一些实施例中,加固件的有源面面向封装结构,桥接线路与加固件的有源面相邻。
在一些实施例中,加固件是硅基管芯。
在一些实施例中,加固件用于输出第一电源至第一无源面,并且用于输出第二电源至第二无源面,第一电源不同于第二电源。
在一些实施例中,第一管芯和第二管芯是不同管芯。
在一些实施例中,封装结构还包括:第一重分布层,位于封装结构和加固件之间,第一重分布层用于提供加固件与第一管芯、第二管芯之间的导电路径。
在一些实施例中,电子器件还包括:第一焊球,位于加固件和封装结构之间并且电连接加固件和第一重分布层。
在一些实施例中,封装结构还包括:封装层,包覆第一管芯和第二管芯。
在一些实施例中,封装结构还包括:导电柱,穿过封装层并且电连接第一重分布层。
在一些实施例中,封装结构还包括:第二重分布层,设置在封装层下方,导电柱还电连接第二重分布层。
在一些实施例中,电子器件还包括:衬底,位于封装结构下方,衬底向封装结构的第二重分布层供电。
在一些实施例中,第二重分布层通过导电柱、第一重分布层向加固件供电。
在一些实施例中,电子器件还包括:第二焊球,位于封装结构和衬底之间并且电连接第二重分布层和衬底。
在一些实施例中,第一管芯具有第一有源面,第二管芯具有第二有源面,第一有源面和第二有源面接触第二重分布层。
在一些实施例中,电子器件还包括:第三焊球,第一管芯具有第一有源面,第二管芯具有第二有源面,第三焊球位于第一管芯、第二管芯和第二重分布层之间并且将第一有源面、第二有源面电连接至第二重分布层。
在一些实施例中,导电柱位于第一管芯和第二管芯的外侧。
在一些实施例中,封装结构包括复数个第一管芯和复数个第二管芯,加固件位于复数个第一管芯和复数个第二管芯上方并且向复数个第一管芯和复数个第二管芯供电。
在一些实施例中,桥接线路同时电连接两个第一管芯和两个第二管芯。
本实用新型的有益技术效果在于:
本申请实施例的桥接线路设置在加固件中,通过加固件本身保护桥接线路,避免因电子器件中的热膨胀系数不匹配导致的翘曲造成桥接线路断裂,提高了电子器件的结构稳定性。
附图说明
图1示出了现有技术的集成有电压调节器模块与功能管芯的封装件。
图2示出了现有技术的应用有背面电源传输技术的扇出型基板上芯片。
图3示出了根据本申请实施例的电子器件的俯视图。
图4示出了沿图3的b-b线截取的截面图。
图5示出了根据本申请实施例的加固件中的电压调节器电晶体。
图6和图7示出了与图3不同的实施例的封装结构的俯视图,其中,桥接线路同时电连接四个功能管芯。
图8示出了根据本申请实施例的电子器件。
具体实施方式
为更好的理解本申请实施例的精神,以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等不意欲描述对应组件。
图3示出了根据本申请实施例的电子器件100的俯视图,其中使用虚线轮廓示出本不可见的第一管芯10、第二管芯20、桥接线路32、导电柱70,并且加固件30未填充与图4一致的图案,以避免遮盖上述不可见的结构,图4示出了沿图3的b-b线截取的截面图。封装结构102包括并排设置的第一管芯10和第二管芯20,第一管芯10具有第一无源面12,第二管芯20具有第二无源面22;加固件30,设置在第一无源面12和第二无源面22上并向第一无源面12和第二无源面22供电,加固件30还包括桥接线路32,桥接线路32电连接第一管芯10和第二管芯20。在一些实施例中,第一无源面12和第二无源面22朝向加固件30。本申请实施例的桥接线路32设置在加固件30中,通过加固件30本身保护桥接线路32,避免因电子器件100中的热膨胀系数不匹配导致的翘曲造成桥接线路32断裂,提高了电子器件100的结构稳定性。
在一些实施例中,加固件30是有源管芯。在一些实施例中,加固件30是电压调节器,电压调节器用于调节提供至第一无源面12和第二无源面22至少其中一者的电压。在一些实施例中,加固件30的有源面34面向封装结构102,桥接线路32与加固件30的有源面34相邻。图5示出了根据本申请实施例的加固件30中的电压调节器电晶体36,桥接线路32位于电压调节器电晶体36的前侧(有源侧)。在一些实施例中,加固件30是硅基管芯,硅的刚性大于现有技术的重分布层的基础材料PI的刚性,即本申请的实施例使用硅材料保护桥接线路32,使得桥接线路32不易受外力影响而断裂。
在一些实施例中,加固件30输出第一电源至第一无源面12,并且输出第二电源至第二无源面22,第一电源不同于第二电源,例如第一电源的电压不同于第二电源的电压。在一些实施例中,第一管芯10和第二管芯20是不同种类的管芯。在一些实施例中,第一管芯10是专用集成电路(ASIC),第二管芯20是高带宽存储器(HBM)管芯。
在一些实施例中,封装结构102还包括:第一重分布层41,位于封装结构102和加固件30之间,第一重分布层41用于提供加固件30与第一管芯10、第二管芯20之间的导电路径。在一些实施例中,电子器件100还包括:第一焊球51,位于加固件30和封装结构102之间并且电连接加固件30和第一重分布层41。
在一些实施例中,封装结构102还包括:封装层60,包覆第一管芯10和第二管芯20。在一些实施例中,封装结构102还包括:导电柱70,穿过封装层60并且电连接第一重分布层41。在一些实施例中,封装结构102还包括:第二重分布层42,设置在封装层60下方,导电柱70电连接第二重分布层42。在一些实施例中,导电柱70位于第一管芯10和第二管芯20的外侧。在一些实施例中,导电柱70位于第一管芯10和第二管芯20之间。
在一些实施例中,电子器件100还包括:第三焊球53,第一管芯10还具有第一有源面14,第二管芯20还具有相反于第二无源面22的第二有源面24,第三焊球53位于第一管芯10、第二管芯20和第二重分布层42之间,并且将第一有源面14、第二有源面24电连接至第二重分布层42。在一些实施例中,第一管芯10的第一有源面14相反于第一无源面12,第二管芯20的第二有源面24相反于第二无源面22。在一些实施例中,第三焊球53连接在第一有源面14和第二有源面24上。
在一些实施例中,虽未示出,但本申请也包括具有无源器件(例如电感器、电容器、电阻器)的实施例,无源器件可以设置在第一重分布层41和加固件30之间,或者集成在加固件30中。
图6和图7示出了与图3不同的实施例的电子器件100的俯视图,在一些实施例中,桥接线路32同时电连接四个功能管芯,例如两个第一管芯10和两个第二管芯20;或者一个第一管芯10、一个第二管芯20和两个其他不同管芯。如图7所示,在一些实施例中,将专用集成电路芯片与存储芯片拆分成多个芯片粒(chip-let)(复数个第一管芯10和复数个第二管芯),并通过本申请的加固件30以及其中的多个桥接线路32将多个芯片粒整合在一起,桥接线路32用于供相邻的四个芯片粒之间相互电连接,加固件30向全部的芯片粒供电。
参见图8,在一些实施例中,电子器件100还包括:衬底80,位于封装结构102下方,衬底80向封装结构102的第二重分布层42供电。在一些实施例中,第二重分布层42通过导电柱70、第一重分布层41向加固件30供电,并经过加固件30调节后供给给第一管芯10和第二管芯20的晶背(即第一无源面12和第二无源面22)。在一些实施例中,电子器件100还包括:第二焊球52,位于封装结构102和衬底80之间,并且电连接第二重分布层42和衬底80。
图8所示的实施例与图4-5所示的实施例不同之处还在于,在图8所示的实施例中,第一管芯10的第一有源面14和第二管芯20的第二有源面24接触第二重分布层42。
本申请的实施例将连接第一管芯10和第二管芯20的桥接线路32设计在加固件30的线路区,桥接线路32的细线路制作是成熟制作工艺,并且本申请通过加固件30本身的硅基材料保护桥接线路32,使得本申请的实施例的电子器件100的结构强度优于现有技术的将桥接线路设置在重分布层中的实施例。
本申请的实施例的电源(Power)传递至第一管芯10和第二管芯20的晶背(即第一无源面12和第二无源面22),可提升电源供应效率,另外由于加固件30整合了电压调节模块和桥接线路32,可取代传统的FOCoS结构,使用桥接芯片(Bridge Die)来实现至少两个裸芯片的互连的FOCoS-B或2.5D结构,具有成本优势。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种电子器件,其特征在于,包括:
封装结构,包括并排设置的第一管芯和第二管芯,所述第一管芯具有第一无源面,所述第二管芯具有第二无源面;
加固件,设置在所述第一无源面和所述第二无源面上并向所述第一无源面和所述第二无源面供电,所述加固件还包括桥接线路,所述桥接线路电连接所述第一管芯和所述第二管芯。
2.根据权利要求1所述的电子器件,其特征在于,所述第一无源面和所述第二无源面朝向所述加固件。
3.根据权利要求1所述的电子器件,其特征在于,所述加固件是有源管芯。
4.根据权利要求3所述的电子器件,其特征在于,所述加固件是电压调节器,所述电压调节器用于调节提供至所述第一无源面和所述第二无源面其中至少一者的电压。
5.根据权利要求3所述的电子器件,其特征在于,所述加固件的有源面面向所述封装结构,所述桥接线路与所述加固件的所述有源面相邻。
6.根据权利要求1所述的电子器件,其特征在于,所述加固件用于输出第一电源至所述第一无源面,并且用于输出第二电源至所述第二无源面,所述第一电源不同于所述第二电源。
7.根据权利要求1所述的电子器件,其特征在于,所述封装结构还包括:
第一重分布层,位于所述封装结构和所述加固件之间,所述第一重分布层用于提供所述加固件与所述第一管芯、所述第二管芯之间的导电路径。
8.根据权利要求7所述的电子器件,其特征在于,所述封装结构还包括:
封装层,包覆所述第一管芯和所述第二管芯。
9.根据权利要求8所述的电子器件,其特征在于,所述封装结构还包括:
导电柱,穿过所述封装层并且电连接所述第一重分布层。
10.根据权利要求9所述的电子器件,其特征在于,所述封装结构还包括:
第二重分布层,设置在所述封装层下方,所述导电柱还电连接所述第二重分布层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321218154.9U CN219937049U (zh) | 2023-05-18 | 2023-05-18 | 电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321218154.9U CN219937049U (zh) | 2023-05-18 | 2023-05-18 | 电子器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219937049U true CN219937049U (zh) | 2023-10-31 |
Family
ID=88500935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321218154.9U Active CN219937049U (zh) | 2023-05-18 | 2023-05-18 | 电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219937049U (zh) |
-
2023
- 2023-05-18 CN CN202321218154.9U patent/CN219937049U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108352361B (zh) | 用于干扰屏蔽的引线接合线 | |
US7378726B2 (en) | Stacked packages with interconnecting pins | |
US8264067B2 (en) | Through silicon via (TSV) wire bond architecture | |
US9806017B2 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
US6376917B1 (en) | Semiconductor device | |
US7964948B2 (en) | Chip stack, chip stack package, and method of forming chip stack and chip stack package | |
US20130277855A1 (en) | High density 3d package | |
US11735526B2 (en) | High density 3D interconnect configuration | |
US6803659B2 (en) | Semiconductor device and an electronic device | |
EP3051585A1 (en) | Chip package with embedded passive device | |
EP2775512A2 (en) | Semiconductor devices | |
US20090206461A1 (en) | Integrated circuit and method | |
US20070080442A1 (en) | Semiconductor module having a coupling substrate, and methods for its production | |
US20090057867A1 (en) | Integrated Circuit Package with Passive Component | |
US20100314730A1 (en) | Stacked hybrid interposer through silicon via (TSV) package | |
US9991232B2 (en) | Package and packaging process of a semiconductor device | |
US7615487B2 (en) | Power delivery package having through wafer vias | |
CN114141746A (zh) | 用于2.5d封装架构的中介层 | |
US20230378099A1 (en) | Semiconductor packages and methods for forming the same | |
CN219937049U (zh) | 电子器件 | |
US20110147910A1 (en) | Method for stacking die in thin, small-outline package | |
CN220627791U (zh) | 电子器件 | |
CN220456412U (zh) | 电子器件 | |
CN112908972A (zh) | 封装结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |