CN219915850U - 一种射频芯片测试系统 - Google Patents

Abstract

本实用新型公开了一种射频芯片测试系统，其包括测试组件、对比组件、程控衰减器以及测试分析终端，所述测试组件与对比组件都与程控衰减器和测试分析终端连接，所述程控衰减器与测试分析终端连接。本实用新型结构简单，硬件环境只需要标准芯片和FPGA，大大节约了仪器的成本；采用了控制模块，实现自动测试，自动分析结果并回传保存，效率更高；除此之外还可反复更换待测芯片实现批量化测试，可多套并行进一步提升效率，因此可实际应用于生产的FT（final test）测试。

Description

一种射频芯片测试系统

技术领域

本实用新型涉及通信技术领域，具体为一种射频芯片测试系统。

背景技术

在通信领域，RF(Radio Frequency，射频)芯片的两个关键指标，TX（Transmitter，发射）发射功率，RX（Receiver，接收）接收灵敏度，测试方法有多种，最常见的是用频谱仪测试发射功率，矢量信号源测试灵敏度。这种测试方法优点在于测试结果精确度较高，但缺点也比较明显，如测试设备很贵，前期投入比较大；自动化开发难，测试效率低；初学者需要花费大量时间和精力学习仪器操作等。

另一种测试方法是借助标准芯片进行测试，基于标准芯片能读取较准确的RSSI（Received Signal Strength Indication接收的信号强度指示）值，并且TX的发送功率可配成已知值。此种方法环境搭建简单，投入小，但由于缺少规范，测试结果不够精确，且手动操作效率也比较低，难以实现批量化的测试。

因此如何在降低成本的同时能实现高精度及自动化批量化的测试成为一个必要的课题。

实用新型内容

本实用新型的目的是为了解决上述技术问题，提出一种射频芯片测试系统，提高重复操作性，实现芯片自动化的批量测试，以及节约成本和提升效率。

为实现上述目的，本实用新型所采用的技术方案如下：

一种射频芯片测试系统，其包括测试组件、对比组件、程控衰减器以及测试分析终端，所述测试组件与对比组件都与程控衰减器和测试分析终端连接，所述程控衰减器与测试分析终端连接；

所述测试组件包括第一屏蔽箱、第一夹具、第一固定衰减器和第二固定衰减器，所述第一夹具、第一固定衰减器设置在第一屏蔽箱内，第二固定衰减器位于第一屏蔽箱外，且第一夹具与第一固定衰减器连接，第一固定衰减器与第二固定衰减器连接，第二固定衰减器与程控衰减器连接；

所述对比组件包括第二屏蔽箱、第二夹具、第三固定衰减器和第四固定衰减器，所述第二夹具、第四固定衰减器设置在第二屏蔽箱内，第三固定衰减器位于第二屏蔽箱外，且第二夹具与第四固定衰减器连接，第四固定衰减器与第三固定衰减器连接，第三固定衰减器与程控衰减器连接。

进一步地，所述测试分析终端包括计算机和控制模块，所述计算机与控制模块连接，控制模块分别再与测试组件和对比组件连接，控制模块用于测试分析待测芯片数据和标准芯片数据；所述控制模块采用FPGA。

进一步地，所述第一固定衰减器与第二固定衰减器分别安装在第一屏蔽箱的内箱体和外箱体上，所述第三固定衰减器与第四固定衰减器分别安装在第二屏蔽箱的外箱体和内箱体上。

进一步地；所述第一夹具和第二夹具上均设置有芯片固定区域。

本实用新型相比现有技术具有如下优点：

本实用新型结构简单，硬件环境只需要标准芯片和FPGA，大大节约了仪器的成本；

采用了控制模块，实现自动测试，自动分析结果并回传保存，效率更高；除此之外还可反复更换待测芯片实现批量化测试，可多套并行进一步提升效率，因此可实际应用于生产的FT（final test）测试。

测试过程操作简单，即便是初学者也不影响测试向效率，另外，待测芯片可以随时快速的更换，实现射频芯片的批量化测试。

附图说明

图1是本实用新型的结构框图。

具体实施方式

为使本实用新型目的、技术方案和优点更加清楚，下面对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型的一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。因此，以下提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。

如图1所示，一种射频芯片测试系统，其包括第一屏蔽箱、第一夹具、第一固定衰减器、第二固定衰减器、第二屏蔽箱、第二夹具、第三固定衰减器、第四固定衰减器、程控衰减器、计算机以及控制模块。

其中所述第一屏蔽箱、第一夹具、第一固定衰减器、第二固定衰减器组成了一个测试组件。第一夹具、第一固定衰减器设置在第一屏蔽箱内，第二固定衰减器位于第一屏蔽箱外，且第一夹具与第一固定衰减器连接，第一固定衰减器与第二固定衰减器连接，第二固定衰减器与程控衰减器连接。本实施例将测试芯片放置在第一夹具上，同时第一夹具位于屏蔽箱内，这样进一步地降低了信号干扰，提高测试精度。同时在第一屏蔽箱体内外都设置固定衰减器，因此可以再次提高测试的灵敏度，提高测试准确度。

所述第二屏蔽箱、第二夹具、第三固定衰减器和第四固定衰减器构成一个对比组件，用于固定标准芯片，并对标准芯片的数据进行采集，其具体结构为所述第二夹具、第四固定衰减器设置在第二屏蔽箱内，第三固定衰减器位于第二屏蔽箱外，且第二夹具与第四固定衰减器连接，第四固定衰减器与第三固定衰减器连接，第三固定衰减器与程控衰减器连接。同样本实施例将标准芯片放置在屏蔽箱内，并在屏蔽箱内外两侧都设置固定衰减器，因此可以进一步地降低信号干扰提高测试灵敏度和准确度。

为了实现批量化自动化的生产，本实施例将测试分析终端设置为计算机和控制模块，所述计算机与控制模块连接，控制模块分别再与测试组件和对比组件连接，控制模块用于测试分析待测芯片数据和标准芯片数据，所述控制模块采用FPGA。当然本领域的技术人员可以根据测试的需求对改控制模块相应地修改以满足需求。

进一步地，所述第一固定衰减器与第二固定衰减器分别安装在第一屏蔽箱的内箱体和外箱体上，所述第三固定衰减器与第四固定衰减器分别安装在第二屏蔽箱的外箱体和内箱体上，安装在箱体可以尽可能地提高测试分析的精度。

本实用新型的具体测试流程如下：

1、由于射频芯片一般来说敏度都较高，所以待测芯片和标准芯片均放入屏蔽箱，并且屏蔽箱内外均接上固定衰减器；

2、控制模块具有自动化测试，分析数据并回传结果至PC的功能，本领域的技术人员可以根据需求进行设计，

3、可同时实现发射功率和接收灵敏度的测试，

3.1.控制模块开启，自动化测试程序控制待测芯片发送射频信号，经过由第一固定衰减器、第二固定衰减器和程控衰减器组成的衰减链路，通过读取标准芯的信号强度，获取待测信号的发送功率大小；

3.2.控制模块开启，自动化程序控制标准芯片发射射频信号，经过由第三固定衰减器、第四固定衰减器和程控衰减器组成衰减链路，通过读取待测芯片的接收情况，获取待测芯片的灵敏度；自动化程序是本领域技术人员根据测试需求及测试流程即可完成的，属于常规的自动化程序；

4、PC记录测试结果，并存于文档中；

5、反复更换待测芯片，运行自动化程序进行测试，实现批量测试分析。

以上仅是本实用新型的优选实施方式，应当指出的是，上述优选实施方式不应视为对本实用新型的限制，本实用新型的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本实用新型的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (5)

1.一种射频芯片测试系统，其特征在于包括测试组件、对比组件、程控衰减器以及测试分析终端，所述测试组件与对比组件都与程控衰减器和测试分析终端连接，所述程控衰减器与测试分析终端连接；

所述测试组件包括第一屏蔽箱、第一夹具、第一固定衰减器和第二固定衰减器，所述第一夹具、第一固定衰减器设置在第一屏蔽箱内，第二固定衰减器位于第一屏蔽箱外，且第一夹具与第一固定衰减器连接，第一固定衰减器与第二固定衰减器连接，第二固定衰减器与程控衰减器连接；

所述对比组件包括第二屏蔽箱、第二夹具、第三固定衰减器和第四固定衰减器，所述第二夹具、第四固定衰减器设置在第二屏蔽箱内，第三固定衰减器位于第二屏蔽箱外，且第二夹具与第四固定衰减器连接，第四固定衰减器与第三固定衰减器连接，第三固定衰减器与程控衰减器连接。

2.根据权利要求1所述的射频芯片测试系统，其特征在于，所述测试分析终端包括计算机和控制模块，所述计算机与控制模块连接，控制模块分别再与测试组件和对比组件连接，控制模块用于测试分析待测芯片数据和标准芯片数据。

3.根据权利要求2所述的射频芯片测试系统，其特征在于，所述控制模块采用FPGA。

4.根据权利要求1所述的射频芯片测试系统，其特征在于，所述第一固定衰减器与第二固定衰减器分别安装在第一屏蔽箱的内箱体和外箱体上，所述第三固定衰减器与第四固定衰减器分别安装在第二屏蔽箱的外箱体和内箱体上。

5.根据权利要求1所述的射频芯片测试系统，其特征在于，所述第一夹具和第二夹具上均设置有芯片固定区域。