CN219716077U - 一种辅助电压供电控制的主板及终端设备 - Google Patents

Abstract

本实用新型实施例公开了一种辅助电压供电控制的主板及终端设备，主板包括主板本体，所述主板本体上设有处理器和辅助电压输出电路，所述辅助电压输出电路连接处理器；所述辅助电压输出电路根据处理器输出的电源管理信号生成对应压值的辅助电压，并输出给处理器供电。通过增加辅助电压输出电路，根据AMD SVI3电压通讯协议生成处理器所需的辅助电压，解决了现有主板上的PWM电源芯片电路不能输出辅助电压的问题。

Description

一种辅助电压供电控制的主板及终端设备

技术领域

本实用新型涉及电子技术领域，尤其涉及一种辅助电压供电控制的主板及终端设备。

背景技术

随着计算机技术的飞速发展，为了提升计算机工作性能，各CPU(中央处理器)生产商需持续更新换代，不断地研制出更高性能的CPU来提升计算机整体工作性能，才能满足广大消费者对计算机的应用需求。

在CPU更新换代的同时，由于CPU对供电需求有所变化，其与电源芯片之间的电压通讯协议也需随之调整。因此，研发主板在升级CPU的同时，必须选择与该CPU电压通讯协议版本相匹配的PWM电源控制芯片电路，才能满足对该CPU的供电要求。

最新一代AM5平台的CPU支持SVI3(SVI，Serial VID Interface，串行电压通讯)版本的电压通讯协议，需要为CPU提供辅助电压(VDD_MISC)。由于上一代AM4平台的SVI2版本与SVI3版本存在差异，不需要输出辅助电压；导致现有的PWM(脉冲宽度调制)电源芯片电路不会输出辅助电压，其电路结构不能满足SVI3版本的CPU供电需求。

实用新型内容

针对上述技术问题，本实用新型实施例提供了一种辅助电压供电控制的主板及终端设备，以解决现有主板上的PWM电源芯片电路不能输出辅助电压的问题。

本实用新型实施例提供一种辅助电压供电控制的主板，包括主板本体，所述主板本体上设有处理器，其中，所述主板本体上还设有辅助电压输出电路，所述辅助电压输出电路连接处理器；

所述辅助电压输出电路根据处理器输出的电源管理信号生成对应压值的辅助电压，并输出给处理器供电。

可选地，所述的辅助电压供电控制的主板中，所述辅助电压输出电路包括电源控制模块和供电驱动模块；所述电源控制模块连接供电驱动模块和处理器，供电驱动模块连接处理器；

所述电源控制模块根据上电状态进行启闭控制，开启时根据处理器输出的电源管理信号输出对应的驱动信号；

所述供电驱动模块根据驱动信号生成对应压值的辅助电压并输出给处理器供电。

可选地，所述的辅助电压供电控制的主板中，所述电源控制模块包括电源芯片、电压电流检测单元、电压补偿单元、芯片启动控制单元和输出检测单元；

所述电源芯片的SVD脚、SVC脚、SVTO脚与处理器的SVD脚、SVC脚、SVT脚一对一连接；电源芯片的DRVEN_F脚和PWM1脚均连接供电驱动模块，电源芯片的VREF脚和IMON脚连接电压电流检测单元；电源芯片的FB脚、COMP脚、VSEN脚和RGND脚均连接电压补偿单元，电源芯片的PWREN脚连接芯片启动控制单元，电源芯片的ISEN1P脚和ISEN1N脚连接输出检测单元，电源芯片的VIN脚输入第一电压，电源芯片的VDDIO脚输入第二电压，电源芯片的VCC脚输入第三电压。

可选地，所述的辅助电压供电控制的主板中，所述电压电流检测单元包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第一电容；

所述第一电阻的一端连接电源芯片的IMON脚，第一电阻的另一端连接第二电阻的一端和第三电阻的一端，第二电阻的另一端连接第四电阻的一端；第四电阻的另一端连接第五电阻的一端、第三电阻的另一端和电源芯片的VREF脚；第五电阻的另一端通过第一电容接地。

可选地，所述的辅助电压供电控制的主板中，所述电压补偿单元包括第六电阻、第七电阻、第八电阻、第九电阻、第二电容和第三电容；

所述第六电阻的一端连接电源芯片的COMP脚和第二电容的一端；第六电阻的另一端连接电源芯片的FB脚、第七电阻的一端、第二电容的另一端和第三电容的一端；第七电阻的另一端连接第三电容的另一端、电源芯片的VSEN脚、第九电阻的一端和处理器的VDD_MISC_SENSE脚；第九电阻的另一端连接辅助电压端，第八电阻的一端连接电源芯片的RGND脚和处理器的VSS_SENSE_B脚。

可选地，所述的辅助电压供电控制的主板中，所述芯片启动控制单元包括三极管、MOS管、第十电阻、第十一电阻1、第十二电阻和第四电容；

所述三极管的基极连接第十电阻的一端和第四电容的一端，第十电阻的另一端输入第四电压，第四电容的另一端接地，三极管的发射极接地，三极管的集电极连接第十一电阻的一端和MOS管的栅极，第十一电阻的另一端输入第五电压，MOS管的源极接地，MOS管的漏极连接第十二电阻的一端和电源芯片的PWREN脚，第十二电阻的另一端输入第六电压。

可选地，所述的辅助电压供电控制的主板中，所述输出检测单元包括第十三电阻、第十四电阻、第五电容和第六电容；

所述第十三电阻的一端连接电源芯片的ISEN1P脚和第五电容的一端，第十三电阻的另一端连接第十四电阻的一端，第十四电阻的另一端连接供电驱动模块；第五电容的另一端连接电源芯片的ISEN1N脚、第六电容的一端和供电驱动模块；第六电容的另一端接地。

可选地，所述的辅助电压供电控制的主板中，所述供电驱动模块包括驱动芯片、电感、第十五电阻、第十六电阻、第七电容、第八电容和第九电容；

所述驱动芯片的PVCC脚连接第十五电阻的一端并输入第三电压，驱动芯片的VCC脚连接第十五电阻的另一端；驱动芯片的FCCM脚、PWM脚与电源芯片的DRVEN_F脚、PWM1脚一对一连接；驱动芯片的VSWH24-26脚连接驱动芯片的VSWH16-23脚、电感的一端和第十四电阻的另一端；电感的另一端连接第七电容的一端、第八电容的一端、电源芯片的ISEN1N脚和处理器的VDD_MISC脚；第七电容的另一端和第八电容的另一端均接地，驱动芯片的BOOT脚通过第十六电阻连接第九电容的一端，驱动芯片的PHASE脚连接第九电容的另一端，驱动芯片的VIN脚输入第一电压。

可选地，所述的辅助电压供电控制的主板中，所述供电驱动模块还包括第十电容、第十一电容和第十二电容；

所述第十电容的一端连接驱动芯片的PVCC脚，第十一电容的一端连接驱动芯片的VCC脚，第十二电容的一端连接驱动芯片的VIN脚；第十电容的另一端、第十一电容的另一端和第十二电容的另一端均接地。

本实用新型实施例第二方面提供了一种终端设备，包括一机箱，其中，所述机箱内设有所述的辅助电压供电控制的主板。

本实用新型实施例提供的技术方案中，一种辅助电压供电控制的主板包括主板本体，所述主板本体上设有处理器和辅助电压输出电路，所述辅助电压输出电路连接处理器；所述辅助电压输出电路根据处理器输出的电源管理信号生成对应压值的辅助电压，并输出给处理器供电。通过增加辅助电压输出电路，根据AMD SVI3电压通讯协议(具体表现为对应的数据的电源管理信号)生成处理器所需的辅助电压，解决了现有主板上的PWM电源芯片电路不能输出辅助电压的问题。

附图说明

图1为本实用新型实施例中辅助电压供电控制的主板的结构框图。

图2为本实用新型实施例中处理器的电路示意图。

图3为本实用新型实施例中电源控制模块的电路示意图。

图4为本实用新型实施例中供电驱动模块的电路示意图。

图5为本实用新型实施例中主板的电路布局示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请同时参阅图1至图4，本实用新型实施例提供的终端设备包括一机箱，所述机箱内安装一具有辅助电压供电控制功能的主板。所述主板包括主板本体，所述主板本体上设置有辅助电压输出电路10和处理器20(即CPU)；辅助电压输出电路10连接处理器20。所述辅助电压输出电路10根据处理器20输出的电源管理信号(即SVID(Serial VoltageIdentification，电源管理协议)信号)生成对应压值的辅助电压，并输出给处理器供电。

为了满足对AM5平台CPU的电压供电要求，本实施例通过增加一辅助电压输出电路10，根据AMD SVI3电压通讯协议(具体表现为对应的数据的电源管理信号)生成处理器所需的辅助电压VDD_MISC，解决了现有主板上的PWM电源芯片电路不能输出辅助电压的问题。

所述终端设备优选为基于AM5平台的、支持SVI3版本的、满足CPU供电需求的计算机；在具体实施时，其他设有CPU、需要满足SVI3版本的CPU供电要求的设备也能适用该主板。需要理解的是，所述主板上必定还设有其他电路，如电源电路用于输出各个电压，如第一电压12V_IN、第二电压1P8V、第三电压+5VS、第四电压1.05V、第五电压5V_SB和第六电压3P3V_SYS；电源电路的结构和各个电压的上电时序为现有技术，此处仅适用其输出的各个电压。处理器20的电路如图2所示，此处仅示出与本实施例相关的连接关系，其他连接关系为现有技术，此处不做赘述。

本实施例中，所述辅助电压输出电路10包括电源控制模块110和供电驱动模块120；所述电源控制模块110连接供电驱动模块120和处理器20，供电驱动模块120连接处理器20。所述电源控制模块110根据上电状态进行启闭控制，开启时根据处理器输出的电源管理信号输出对应的驱动信号PWM。所述供电驱动模块120根据驱动信号PWM生成对应压值的辅助电压VDD_MISC并输出给处理器供电。

如图3所示，所述电源控制模块110包括电源芯片U1、电压电流检测单元111、电压补偿单元112、芯片启动控制单元113和输出检测单元114；所述电源芯片U1的SVD脚、SVC脚、SVTO脚与处理器20的SVD脚、SVC脚、SVT脚一对一连接；电源芯片U1的DRVEN_F脚和PWM1脚均连接供电驱动模块120，电源芯片U1的VREF脚和IMON脚连接电压电流检测单元111；电源芯片U1的FB脚、COMP脚、VSEN脚和RGND脚均连接电压补偿单元112，电源芯片U1的PWREN脚连接芯片启动控制单元113，电源芯片U1的ISEN1P脚和ISEN1N脚连接输出检测单元114，电源芯片U1的VIN脚输入第一电压12V_IN，电源芯片U1的VDDIO脚输入第二电压1P8V，电源芯片U1的VCC脚输入第三电压+5VS。

其中，所述电压电流检测单元111用于输出电源芯片U1的芯片参考电压，并对芯片电流进行监测输出控制。所述电压补偿单元112用于对辅助电压VDD_MISC进行电压补偿。芯片启动控制单元113根据电压上电时序来控制电源芯片U1的启闭。输出检测单元114用于对供电驱动模块120输出的辅助电压进行电流采样检测。

所述电源芯片U1的型号优选为RT3672EE，其各个电源脚(VIN脚、VDDIO脚、VCC脚)上电，且接收到高电平的芯片启动信号PWREN，表示全部准备就绪，电源芯片U1开启工作，输出高电平的驱动使能信号DRVEN_F给供电驱动模块120，控制供电驱动模块120开启。根据处理器20输出的SVID(Serial Voltage Identification，电源管理协议)信号生成对应的驱动信号PWM，来控制供电驱动模块120产生辅助电压VDD_MISC。SVID信号包括SVD信号(数据传输信号)、SVC信号(时钟传输信号)和SVTO信号(SVID监测信号)。

优选地，为了提高驱动信号PWM的准确性，还可将电源芯片U1的SVD脚、SVC脚分别通过一电阻接入第二电压1P8V，这样无SVID信号输入时，SVD信号和SVC信号被上拉为1.8V的电平信号，无驱动信号PWM输出，即可避免SVD信号和SVC信号因噪声或外部干扰波动导致驱动信号PWM误产生。

优选地，为了使电源芯片U1的工作更加稳定，还可在其各个电源脚(VIN脚、VDDIO脚、VCC脚)上分别设置一电阻(用于限流避免电压突变烧坏电源芯片U1)接入对应的电压，还分别通过一电容(用于滤波使供电更加稳定)接地。

所述电压电流检测单元111包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第一电容C1；所述第一电阻R1的一端连接电源芯片U1的IMON脚，第一电阻R1的另一端连接第二电阻R2的一端和第三电阻R3的一端，第二电阻R2的另一端连接第四电阻R4的一端；第四电阻R4的另一端连接第五电阻R5的一端、第三电阻R3的另一端和电源芯片U1的VREF脚；第五电阻R5的另一端通过第一电容C1接地。

其中，电源芯片U1的IMON脚及其所接的第一电阻R1(阻值优选为1.54KΩ)、第二电阻R2(阻值优选为100KΩ)、第三电阻R3(阻值优选为7.15KΩ)和第四电阻R4(阻值优选为9.31KΩ)，来对电源芯片U1内部的电流进行监测；电源芯片U1的VREF脚输出电源芯片U1内部的参考电压，通过第五电阻R5(阻值优选为3.3Ω)和第一电容C1(容值优选为0.47uF)进行RC滤波。

所述电压补偿单元112包括第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第二电容C2和第三电容C3；所述第六电阻R6的一端连接电源芯片U1的COMP脚和第二电容C2的一端；第六电阻R6的另一端连接电源芯片U1的FB脚、第七电阻R7的一端、第二电容C2的另一端和第三电容C3的一端；第七电阻R7的另一端连接第三电容C3的另一端、电源芯片U1的VSEN脚、第九电阻R9的一端和处理器20的VDD_MISC_SENSE脚；第九电阻R9的另一端连接辅助电压端，第八电阻R8的一端连接电源芯片U1的RGND脚和处理器20的VSS_SENSE_B脚。

其中，VSS_MISC_SENSE信号和VCCVDD_MISC_SENSE信号是一组差分信号，VSS_MISC_SENSE信号被R8(阻值优选为100Ω)下拉为差分负极；VCCVDD_MISC_SENSE信号被R9(阻值优选为100Ω)上拉接辅助电压VDD_MISC，作为差分正极。R6(阻值优选为200KΩ)、R7(阻值优选为10KΩ)、C2(容值优选为47pF)和C3(容值优选为330pF)组成RC补偿电路，对连接远端的处理器的辅助电压VDD_MISC进行电压补偿，来调节辅助电压VDD_MISC输出的稳定性。

所述芯片启动控制单元113包括三极管Q1、MOS管Q2、第十电阻R10、第十一电阻R11、第十二电阻R12和第四电容C4；所述三极管Q1的基极连接第十电阻R10的一端和第四电容C4的一端，第十电阻R10的另一端输入第四电压1.05V，第四电容C4的另一端接地，三极管Q1的发射极接地，三极管Q1的集电极连接第十一电阻R11的一端和MOS管Q2的栅极，第十一电阻R11的另一端输入第五电压5V_SB，MOS管Q2的源极接地，MOS管Q2的漏极连接第十二电阻R12的一端和电源芯片U1的PWREN脚，第十二电阻R12的另一端输入第六电压3P3V_SYS。

其中，三极管Q1是NPN三极管，MOS管Q2是NMOS管。当各个电压上电，第四电压1.05V输出时控制三极管Q1导通，将MOS管Q2的栅极拉低，MOS管Q2截止，芯片启动信号PWREN变为高电平的第六电压3P3V_SYS，电源芯片U1启动。第四电压1.05V没有输出时，即使其他电压上电，三极管Q1截止，MOS管Q2的栅极被R11上拉为高电平，MOS管Q2导通输出低电平的芯片启动信号PWREN，电源芯片U1停止工作。根据第四电压1.05V、第五电压5V_SB和第六电压3P3V_SYS的上电时序即可控制电源芯片U1的启闭。

所述输出检测单元114包括第十三电阻R13、第十四电阻R14、第五电容C5和第六电容C6；所述第十三电阻R13的一端连接电源芯片U1的ISEN1P脚和第五电容C5的一端，第十三电阻R13的另一端连接第十四电阻R14的一端，第十四电阻R14的另一端连接供电驱动模块120；第五电容C5的另一端连接电源芯片U1的ISEN1N脚、第六电容C6的一端和供电驱动模块120；第六电容C6的另一端接地。

其中，第十三电阻R13(阻值优选为3KΩ)、第十四电阻R14(阻值优选为3KΩ)和第五电容C5(容值优选为0.1uF)组成RC匹配电路，对供电驱动模块120中电感两端的电流进行检测，第六电容C6用于滤波。

如图4所示，所述供电驱动模块120包括驱动芯片U2、电感L1、第十五电阻R15、第十六电阻R16、第七电容C7、第八电容C8和第九电容C9；所述驱动芯片U2的PVCC脚连接第十五电阻R15的一端并输入第三电压+5VS，驱动芯片U2的VCC脚连接第十五电阻R15的另一端；驱动芯片U2的FCCM脚、PWM脚与电源芯片U1的DRVEN_F脚、PWM1脚一对一连接；驱动芯片U2的VSWH24-26脚连接驱动芯片U2的VSWH16-23脚、电感L1的一端和第十四电阻R14的另一端；电感L1的另一端是辅助电压端、连接第七电容C7的一端、第八电容C8的一端、电源芯片U1的ISEN1N脚和处理器20的VDD_MISC脚(包括VDD_MISC_1脚至VDD_MISC_20脚)；第七电容C7的另一端和第八电容C8的另一端均接地，驱动芯片U2的BOOT脚通过第十六电阻R16连接第九电容C9的一端，驱动芯片U2的PHASE脚连接第九电容C9的另一端，驱动芯片U2的VIN脚(VIN1～VIN4)输入第一电压12V_IN。

其中，所述驱动芯片U2的型号优选为AOZ5516QI，其内部集成了开关MOSFET管(High side MOSFET与Low side MOSFET做开关)。驱动使能信号DRVEN_F为高电平时，驱动芯片U2开启工作；反之，低电平则关闭工作。当驱动使能信号DRVEN_F为高电平时，驱动芯片U2根据输入的驱动信号PWM(周期脉冲波形)控制内部开关MOSFET管的通断来输出对应脉冲的ISPC1信号，通过电感L1储能后输出高电平的辅助电压VDD_MISC，给处理器供电。第七电容C7和第八电容C8用于对辅助电压VDD_MISC进行储能滤波。电感L1两端的ISPC1信号(开关信号)和ISNC1信号被采样后传输给电源芯片U1，来对辅助电压VDD_MISC的电流进行检测。

优选地，所述供电驱动模块120还包括第十电容C10、第十一电容C11和第十二电容C12；所述第十电容C10的一端连接驱动芯片的PVCC脚，第十一电容C11的一端连接驱动芯片的VCC脚，第十二电容C12的一端连接驱动芯片的VIN脚；第十电容C10的另一端、第十一电容C11的另一端和第十二电容C12的另一端均接地。

其中，第十电容C10用于对PVCC脚上的电压进行滤波，第十一电容C11用于对VCC脚上的电压进行滤波，第十二电容C12用于对VIN脚上的电压进行滤波。

在具体实施时，还可设置多个电容与第七电容C7并联，来增加辅助电压VDD_MISC输出的稳定性。还可设置多个电容与第十二电容C12并联，来增加驱动芯片供电电压的稳定性。

辅助电压输出电路支持AMD CPU的SVID协议，辅助电压VDD_MISC的电压伏值大小由CPU的SVID信号动态电压模式控制，CPU会在不同的工作状态下，根据其自身工作电压需求向电源芯片发出对应的SVID请求数据信息，电源芯片接收到CPU发出SVID信息数据，而后经过芯片内部转换输出对应的驱动信号PWM，由驱动信号PWM控制调节输出相应伏值给CPU工作供电，从而满足AMD最新一代AM5平台CPU的辅助电压VDD_MISC供电需求。

电源芯片的开关频率、电流等设置参数存放在芯片内部寄存器，在具体实施时，可通过专用工具连接电源芯片的第31脚(SDA)与第32脚(SCL)，根据产品需求采用I2C通讯设置调整各种参数，减少了外部芯片SET控制线路及元件，降低BOM(物料清单)用料成本，节省PCB Layout空间。

图5仅示出本实施例相关的部分重要元件在主板的位置，此处仅为示例，在具体实施时可根据需求布局；主板上还有其他现有元件，此处不做详述。

综上所述，本实用新型提供的一种辅助电压供电控制的主板及终端设备，通过增加辅助电压输出电路，根据AMD SVI3电压通讯协议生成处理器所需的辅助电压，支持AM5平台CPU的VDD_MISC供电需求，解决了现有主板上的PWM电源芯片电路不能输出辅助电压的问题。并且，该辅助电压输出电路还能根据上电时序自动控制其工作状态的启闭，使用的零件数量少，电路简单，便于工程师Debug维修，可节省BOM零件用料及研发成本；电路零件封装较小，占用PCB空间小。整体电路性能安全稳定，工作效率高。

以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种辅助电压供电控制的主板，包括主板本体，所述主板本体上设有处理器，其特征在于，所述主板本体上还设有辅助电压输出电路，所述辅助电压输出电路连接处理器；

所述辅助电压输出电路根据处理器输出的电源管理信号生成对应压值的辅助电压，并输出给处理器供电。

2.根据权利要求1所述的辅助电压供电控制的主板，其特征在于，所述辅助电压输出电路包括电源控制模块和供电驱动模块；所述电源控制模块连接供电驱动模块和处理器，供电驱动模块连接处理器；

所述电源控制模块根据上电状态进行启闭控制，开启时根据处理器输出的电源管理信号输出对应的驱动信号；

所述供电驱动模块根据驱动信号生成对应压值的辅助电压并输出给处理器供电。

3.根据权利要求2所述的辅助电压供电控制的主板，其特征在于，所述电源控制模块包括电源芯片、电压电流检测单元、电压补偿单元、芯片启动控制单元和输出检测单元；

所述电源芯片的SVD脚、SVC脚、SVTO脚与处理器的SVD脚、SVC脚、SVT脚一对一连接；电源芯片的DRVEN_F脚和PWM1脚均连接供电驱动模块，电源芯片的VREF脚和IMON脚连接电压电流检测单元；电源芯片的FB脚、COMP脚、VSEN脚和RGND脚均连接电压补偿单元，电源芯片的PWREN脚连接芯片启动控制单元，电源芯片的ISEN1P脚和ISEN1N脚连接输出检测单元，电源芯片的VIN脚输入第一电压，电源芯片的VDDIO脚输入第二电压，电源芯片的VCC脚输入第三电压。

4.根据权利要求3所述的辅助电压供电控制的主板，其特征在于，所述电压电流检测单元包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第一电容；

所述第一电阻的一端连接电源芯片的IMON脚，第一电阻的另一端连接第二电阻的一端和第三电阻的一端，第二电阻的另一端连接第四电阻的一端；第四电阻的另一端连接第五电阻的一端、第三电阻的另一端和电源芯片的VREF脚；第五电阻的另一端通过第一电容接地。

5.根据权利要求3所述的辅助电压供电控制的主板，其特征在于，所述电压补偿单元包括第六电阻、第七电阻、第八电阻、第九电阻、第二电容和第三电容；

所述第六电阻的一端连接电源芯片的COMP脚和第二电容的一端；第六电阻的另一端连接电源芯片的FB脚、第七电阻的一端、第二电容的另一端和第三电容的一端；第七电阻的另一端连接第三电容的另一端、电源芯片的VSEN脚、第九电阻的一端和处理器的VDD_MISC_SENSE脚；第九电阻的另一端连接辅助电压端，第八电阻的一端连接电源芯片的RGND脚和处理器的VSS_SENSE_B脚。

6.根据权利要求3所述的辅助电压供电控制的主板，其特征在于，所述芯片启动控制单元包括三极管、MOS管、第十电阻、第十一电阻、第十二电阻和第四电容；

所述三极管的基极连接第十电阻的一端和第四电容的一端，第十电阻的另一端输入第四电压，第四电容的另一端接地，三极管的发射极接地，三极管的集电极连接第十一电阻的一端和MOS管的栅极，第十一电阻的另一端输入第五电压，MOS管的源极接地，MOS管的漏极连接第十二电阻的一端和电源芯片的PWREN脚，第十二电阻的另一端输入第六电压。

7.根据权利要求3所述的辅助电压供电控制的主板，其特征在于，所述输出检测单元包括第十三电阻、第十四电阻、第五电容和第六电容；

所述第十三电阻的一端连接电源芯片的ISEN1P脚和第五电容的一端，第十三电阻的另一端连接第十四电阻的一端，第十四电阻的另一端连接供电驱动模块；第五电容的另一端连接电源芯片的ISEN1N脚、第六电容的一端和供电驱动模块；第六电容的另一端接地。

8.根据权利要求7所述的辅助电压供电控制的主板，其特征在于，所述供电驱动模块包括驱动芯片、电感、第十五电阻、第十六电阻、第七电容、第八电容和第九电容；

所述驱动芯片的PVCC脚连接第十五电阻的一端并输入第三电压，驱动芯片的VCC脚连接第十五电阻的另一端；驱动芯片的FCCM脚、PWM脚与电源芯片的DRVEN_F脚、PWM1脚一对一连接；驱动芯片的VSWH24-26脚连接驱动芯片的VSWH16-23脚、电感的一端和第十四电阻的另一端；电感的另一端连接第七电容的一端、第八电容的一端、电源芯片的ISEN1N脚和处理器的VDD_MISC脚；第七电容的另一端和第八电容的另一端均接地，驱动芯片的BOOT脚通过第十六电阻连接第九电容的一端，驱动芯片的PHASE脚连接第九电容的另一端，驱动芯片的VIN脚输入第一电压。

9.根据权利要求8所述的辅助电压供电控制的主板，其特征在于，所述供电驱动模块还包括第十电容、第十一电容和第十二电容；

所述第十电容的一端连接驱动芯片的PVCC脚，第十一电容的一端连接驱动芯片的VCC脚，第十二电容的一端连接驱动芯片的VIN脚；第十电容的另一端、第十一电容的另一端和第十二电容的另一端均接地。

10.一种终端设备，包括一机箱，其特征在于，所述机箱内设有如权利要求1-9任一项所述的辅助电压供电控制的主板。