CN219658705U - 电子器件 - Google Patents

Abstract

本公开的实施例涉及电子器件。电子器件包括第一电子芯片、第二电子芯片和互连电路。第一电子芯片的第一表面的第一区域通过混合键合而被组装到互连电路的第三表面的第三区域。第二电子芯片的第二表面的第二区域被混合而被组装到互连电路的第三表面的第四区域。在该配置中，第一电子芯片通过互连电路而被电耦接到第二电子芯片。第一电子芯片的第一表面还包括第五区域，该第五区域不与互连电路接触。该第五区域包括连接焊盘，该连接焊盘通过连接元件电连接到安装有互连电路的连接衬底。

Description

电子器件

技术领域

本公开整体上涉及电子器件。

背景技术

为了符合关于在每个表面积单元并置或堆叠多个异质电子芯片的摩尔定律，所实现的解决方案为例如使用其上组装有芯片的互连衬底，该衬底被提供有硅通孔(TSV)。然而，这些硅通孔的使用是一个问题，因为它生成了限制，尤其是在射频应用中，并且它们的实现是昂贵的。硅通孔的其他限制与由于硅通孔所覆盖的表面而导致的可用表面积的损失以及使连接间距适应于硅通孔尺寸的需要有关。

需要在不使用硅通孔的情况下，集成具有例如异质功能的多个芯片，并且同时限制制造成本。

本领域需要克服已知电子器件的全部或部分缺点。

实用新型内容

鉴于上述问题，本实用新型旨在提供一种电子器件，该电子器件可以利用组装件的并行处理来限制制造成本，从而进一步改进组装精度。

一个实施例提供了一种电子器件，包括：第一电子芯片和第二电子芯片；以及互连电路，包括第一平面表面；第一电子芯片的第一表面的第一区域通过混合键合而被组装到互连电路的第一表面的第一区域，第二电子芯片的第一表面的第一区域通过混合键合而被组装到互连电路的第一表面的第二区域，使得第一电子芯片通过互连电路而被电耦接到第二电子芯片；第一电子芯片的第一表面还包括第二区域，该第二区域不与互连电路接触，并且包括至少一个连接焊盘。

根据一个实施例，第一电子芯片和第二电子芯片以及连接电路包括衬底和导电轨道。第一电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在第一电子芯片的第一区域的第一表面上的至少一个连接元件。第二电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在第二电子芯片的第一表面的第一区域上的至少一个连接元件。互连电路的导电轨道包括被布置在互连电路的第一表面的第一区域和第二区域上的至少一个连接元件。第一电子芯片的第一区域的导电轨道中的至少一个的连接元件与互连电路的第一区域的导电轨道中的至少一个的连接元件接触，并且第二电子芯片的第一区域的导电轨道中的至少一个的连接元件与互连电路的第二区域的导电轨道中的至少一个的连接元件接触。

根据一个实施例，第一电子芯片包括被耦接到第一电子芯片的导电轨道的一个或多个有源或无源部件。第二电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕。第二电子芯片包括被耦接到第二电子芯片的导电轨道的一个或多个有源或无源部件，其中第二电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕。互连电路包括被耦接到互连电路的导电轨道的一个或多个有源或无源部件，并且互连电路的导电轨道的连接元件至少部分地被绝缘体围绕。

根据一个实施例，通过混合键合将第一电子芯片的第一表面的第一区域组装到互连电路的第一表面的第一区域被执行于第一电子芯片的第一表面的第一区域的至少一个导电轨道的连接元件与互连电路的第一表面的第一区域的至少一个导电轨道的连接元件之间。附加地或备选地，通过混合键合的组装被执行于围绕第一电子芯片的第一表面的第一区域的所述至少一个导电轨道的连接元件的绝缘体与围绕互连电路的第一表面的第一区域的所述至少一个导电轨道的连接元件的绝缘体之间。根据一个实施例，通过混合键合将第二电子芯片的第一区域组装到互连电路的第二区域被执行于第二电子芯片的第一表面的第一区域的至少一个导电轨道的连接元件与互连电路的第一表面的第二区域的至少一个导电轨道的连接元件之间。附加地或备选地，通过混合键合的组装被执行于围绕第二电子芯片的第一表面的第一区域的所述至少一个导电轨道的连接元件的绝缘体与围绕互连电路的第一表面的第二区域的所述至少一个导电轨道的连接元件的绝缘体之间。

根据一个实施例，互连电路具有小于或等于100微米的厚度。

根据一个实施例，第一电子芯片和第二电子芯片是倒装芯片。

根据一个实施例，电子器件包括：连接衬底，被布置在连接衬底的接触表面的层级处的一个或多个连接焊盘；一个或多个电耦接元件，将第一电子芯片的第二区域的(一个或多个)连接焊盘连接到连接衬底的连接焊盘。

根据一个实施例，第二电子芯片的第一表面还包括：第二区域，不与互连电路接触，并且包括至少一个连接焊盘，该至少一个连接焊盘被布置第二电子芯片的第一表面的层级处。

根据一个实施例，互连电路的衬底与连接衬底的接触表面接触。

根据一个实施例，在混合键合组装步骤之前，保持第一电子芯片和第二电子芯片被固定在转移衬底上，并且在混合键合组装步骤之后，第一电子芯片和第二电子芯片与所述转移衬底分离。

根据一个实施例，在连接步骤中，第一电子芯片的第一表面的第二区域的所述至少一个连接焊盘被放置为通过热处理和/或机械处理与电耦接元件之一的端部接触，并且所述电耦接元件被放置为利用所述处理与连接衬底的连接焊盘之一接触。

根据一个实施例，在连接步骤中，通过热处理和/或机械处理，第二电子芯片的第一表面的第二区域的所述至少一个连接焊盘被放置为与电耦接元件之一的端部接触，并且所述电耦接元件的另一端部被放置为利用所述处理与连接衬底的另一连接焊盘接触。

根据一个实施例，在连接步骤之前，由第一电子芯片、第二电子芯片和互连电路形成的组装件被倒装，使得互连电路位于连接衬底一侧，并且使得第一和第二电子芯片的连接焊盘朝向连接衬底定向。

根据一个实施例，器件包括另一互连电路，该另一互连电路包括第一平面表面和第三电子芯片；第三电子芯片的第一区域通过混合键合而被组装到另一互连电路的第一表面的第一区域；第一电子芯片的第二区域通过混合键合而被组装到另一互连电路的第一表面的第二区域，使得第一电子芯片借助另一互连电路而被电耦接到第三电子芯片。

根据本公开的一个或多个方面，提供了一种电子器件，包括：第一电子芯片，具有包括第一区域的第一表面；第二电子芯片，具有包括第二区域的第二表面；以及互连电路，包括包含第三区域和第四区域的第三表面；其中第一电子芯片的第一表面的第一区域通过混合接合而被组装到互连电路的第三表面的第三区域，其中第二电子芯片的第二表面的第二区域通过混合接合而被组装到互连电路的第三表面的第四区域；其中第一电子芯片通过互连电路而被电耦接到第二电子芯片；以及其中第一电子芯片的第一表面还包括第五区域，第五区域不与互连电路接触，并且包括至少一个连接焊盘。

在一个或多个实施例中，其中第一电子芯片和第二电子芯片以及互连电路各自包括衬底和导电轨道；其中第一电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在第一电子芯片的第一区域的第一表面上的至少一个连接元件；其中第二电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在第二电子芯片的第二表面的第二区域上的至少一个连接元件；以及其中互连电路的导电轨道包括被布置在互连电路的第三表面的第三区域和第四区域上的至少一个连接元件；其中第一电子芯片的第一区域的导电轨道中的至少一个导电轨道的连接元件与互连电路的第三区域的导电轨道中的至少一个导电轨道的连接元件接触；以及其中第二电子芯片的第二区域的导电轨道中的至少一个导电轨道的连接元件与互连电路的第四区域的导电轨中的至少一个导电轨道的连接元件接触。

在一个或多个实施例中，第一电子芯片包括被耦接到第一电子芯片的导电轨道的一个或多个有源或无源部件；第一电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕；第二电子芯片包括被耦接到第二电子芯片的导电轨道的一个或多个有源或无源部件；第二电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕；互连电路包括被耦接到互连电路的导电轨道的一个或多个有源或无源部件；以及互连电路的导电轨道的连接元件至少部分地被绝缘体围绕。

在一个或多个实施例中，通过混合接合将第一电子芯片的第一表面的第一区域组装到互连电路的第三表面的第三区域被执行于：第一电子芯片的第一表面的第一区域的导电轨道中的至少一个导电轨道的连接元件与互连电路的第三表面的第三区域的导电轨道中的至少一个导电轨道的连接元件之间；以及围绕第一电子芯片的第一表面的第一区域的导电轨道中的至少一个导电轨道的连接元件的绝缘体与围绕互连电路的第三表面的第三区域的导电轨道中的至少一个导电轨道的连接元件的绝缘体之间。

在一个或多个实施例中，通过混合接合将第二电子芯片的第二区域组装到互连电路的第四区域的组装被执行于：第二电子芯片的第二表面的第二区域的导电轨道中的至少一个导电轨道的连接元件与互连电路的第三表面的第四区域的导电轨道中的至少一个导电轨道的连接元件之间；以及围绕第二电子芯片的第二表面的第二区域的导电轨道中的至少一个导电轨道的连接元件的绝缘体与围绕互连电路的第三表面的第四区域的导电轨道中的至少一个导电轨道的连接元件的绝缘体之间。

在一个或多个实施例中，互连电路具有小于或等于100微米的厚度。

在一个或多个实施例中，第一电子芯片和第二电子芯片是倒装芯片。

在一个或多个实施例中，电子器件还包括：连接衬底，包括被布置在连接衬底的接触表面的层级处的一个或多个连接焊盘；以及电耦接元件，将第一电子芯片的第五区域的连接焊盘连接到连接衬底的连接焊盘。

在一个或多个实施例中，第二电子芯片的第二表面还包括：第六区域，不与互连电路接触，并且包括至少一个连接焊盘，至少一个连接焊盘被布置在第二电子芯片的第二表面的层级处。

在一个或多个实施例中，互连电路的衬底被安装到连接衬底的接触表面。

在一个或多个实施例中，互连电路的衬底是半导体材料衬底。

在一个或多个实施例中，将互连电路的衬底安装到连接衬底的接触表面不在互连电路和连接衬底之间形成直接电连接。

在一个或多个实施例中，电子器件还包括：另一互连电路，包括另一表面和第三电子芯片；其中第三电子芯片的区域通过混合接合而被组装到另一互连电路的另一表面的第一另一区域；其中第一电子芯片的第五区域通过混合接合而被组装到另一互连电路的另一表面的第二另一区域，其中第一电子芯片通过另一互连电路而被电耦接到第三电子芯片。

通过使用根据本公开的实施例，可以至少解决前述问题的至少一部分，并实现相应的效果，例如利用组装件的并行处理来限制制造成本，从而进一步改进组装精度。

附图说明

上述特征和优点以及其他特征和优点将在参考附图、通过例示而非限制的方式给出的具体实施例的其余公开内容中详细描述，在附图中：

图1示出了根据本公开的一个实施例的电子器件；

图2示出了根据本公开的另一实施例的电子器件；

图3示出了制造图1和图2的电子器件的方法；以及

图4是根据本公开的另一实施例的器件的简化放大截面图。

具体实施方式

在各个图中，相同的特征由相同的附图标记来表示。具体地，各个实施例中共同的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构、尺寸和材料性质。

为了清楚起见，仅详细图示和描述了有助于理解本文所述实施例的步骤和元素。例如，集成电路之间的分子键合或混合键合或直接键合的方法是本领域技术人员已知的，并且本文将不详细描述。

除非另有说明，否则当提及连接在一起的两个元素时，这意味着没有导体之外的任何中间元素的直接连接；当提及耦接在一起的两个元素时，意味着这两个元素可以连接，也可以经由一个或多个其他元素耦接。

在以下公开中，除非另有规定，否则当提及绝对位置限定词，诸如术语“前”、“后”、“上”、“下”、“左”、“右”等，或者提及相对位置限定词，诸如术语“之上”、“之下”、“上部”和“下部”等，或者提及取向限定词，诸如“水平”、“竖直”等时，参考图中所示的取向。

除非另有规定，否则“大约”、“近似”、“大致”和“约”表示10％以内，优选为5％以内。

图1示出了根据本公开的一个实施例的电子器件100。电子器件100包括第一电子集成电路芯片110和第二电子集成电路芯片130。第一芯片110和第二芯片130各自包括例如衬底112、132；电子轨道117、137；以及有源或无源部件118、138。衬底112、132是例如诸如硅的半导体材料。电子轨道117、137例如堆叠在多个互连层之上，并且它们被耦接到部件118、138。在一个示例中，第一芯片110和第二芯片130是倒装芯片类型的芯片。

电子器件100还包括例如互连集成电路150，该互连集成电路150包括例如第一平面151。互连电路150包括例如衬底152，该衬底152例如是半导体、电子轨道156以及可选的有源或无源部件158。电子轨道156例如被堆叠在多个互连层之上，并且例如被耦接到部件158。互连电路150的电子轨道156包括例如被布置在互连电路150的第一表面151上的至少一个连接元件153。连接元件153例如是平齐的，并且具有平坦表面，并且与连接元件113之一的混合键合或者直接接触的放置兼容。

第一电子芯片110包括例如第一表面116的第一区域115，该第一区域115与互连电路150的表面151的第一区域157接触。例如，第一电子芯片110的第一区域115通过混合键合而被组装到互连电路150的第一区域157。两个表面之间的混合键合对应于每个表面的金属部分(诸如，连接元件)之间的键合以及围绕金属部分的绝缘体部分之间的键合。

第二电子芯片130包括例如第一表面133的第一区域134，该第一区域134例如通过混合键合而被组装到互连电路150的第一表面151的第二区域154。由此，第一电子芯片110例如经由互连电路150电耦接到第二电子芯片130。在未图示的一个示例中，这使得能够通过互连电路150的导电轨道157，在不经过互连电路150的有源/无源器件158的情况下，在芯片110的互连网络117与芯片130中的互连网络137之间形成直接电连接。第一和第二芯片110、130的第一表面116、133例如位于同一水平面上。第一芯片110和第二芯片130例如具有相同的高度，每个芯片110、130包括例如与它们的第一表面相对的第二表面，第一芯片110和第二芯片130的第二表面例如位于相同的水平面上。然而，第一芯片110和第二芯片130也可以具有彼此不同的高度。由于键合，第一芯片110和第二芯片130被刚性地附接到连接电路150。这允许对通过混合键合产生的组装件进行操纵。

第一电子芯片110的电子轨道117包括例如至少一个连接元件113，至少一个连接元件113被布置在第一电子芯片的第一区域115的第一表面116上。连接元件113例如与表面平齐，并且允许从芯片外部接触。第二电子芯片130的电子轨道137包括例如被布置在第一电子芯片130的第一区域134的第一表面133上的至少一个连接元件135。互连电路150的电子芯片156包括例如被布置在互连电路150的第一表面151上的至少一个连接元件155。连接元件155例如是平齐的，并且具有平坦表面，并且与第二芯片130的连接元件135之一的混合键合或直接放置接触兼容。第一和第二电子芯片110、130的导电轨道的连接元件113、135以及互连电路150的连接元件153、155例如至少部分地被绝缘体围绕。在一个示例中，该绝缘体对于第一芯片110和第二芯片130以及互连电路150是相同的。这允许最佳的混合键合。绝缘体例如是氧化硅或低介电常数(低k)绝缘体。

连接元件113、135、153和155例如是连接焊盘和/或平面导电表面和/或经过表面制备的表面，因此适用于混合键合。该表面制备步骤包括例如用于改进其粘附性的化学机械抛光和/或清洗和/或化学表面活化。

根据一个实施例，通过混合键合而将第一电子芯片110的第一表面116的第一区域115组装到互连电路150的第一表面151的第一区域157在第一电子芯片110的第一表面116的第一区域115的至少一个导电轨道的连接元件113与互连电路150的第一表面的第一区域157的至少一个导电轨道的连接元件153之间被执行。混合键合例如在围绕第一电子芯片110的第一表面116的第一区域115的至少一个导电轨道117的连接元件113的绝缘体与围绕互连电路150的第一表面151的第一区域157的至少一个导电轨道的连接元件153的绝缘体之间被执行。例如在混合键合之前对绝缘体进行制备。该制备可以包括用于改进其粘附性的化学机械抛光和/或清洗和/或化学表面活化。

根据一个示例，通过混合键合而将第二电子芯片130的第一区域132组装到互连电路150的第二区域154在第二电子芯片130的第一表面133的第一区域134的至少一个导电轨道的连接元件135与互连电路150的第一表面的第二区域154的至少一个导电轨道的连接元件155之间被执行。混合键合例如在围绕连接元件135的绝缘体与围绕互连电路150的第一表面151的第二区域154的至少一个导电轨道的连接元件155的绝缘体之间被执行。

混合键合的使用使得能够创造可靠且高质量的接触。

这样的电子器件100使得能够在不使用通孔的情况下连接具有例如异质功能的两个芯片。图1的互连电路150不需要比两个芯片110、130更多的芯片，并且这使得能够限制制造成本。

第二电子芯片130的第一表面133包括例如第二区域136，该第二区域136不与互连电路150接触，并且包括例如多个连接焊盘131。在一个示例中，可以设想单个连接焊盘131。(一个或多个)连接焊盘131例如被耦接到轨道137。连接焊盘131包括例如一个或多个阻挡层，诸如例如氮化钛和/或氮化钽。在一个示例中，连接焊盘131与连接焊盘111相似。

根据图1的示例，电子器件100可选地包括连接衬底180，连接衬底180在接触表面181上包括例如连接焊盘(未图示)，该连接焊盘例如与第一或第二电子芯片110、130相似的连接焊盘111、131。衬底180的连接焊盘例如被耦接到例如被布置在连接衬底180的布线衬底182中的导电轨道(未图示)。电耦接元件119例如将第一和/或第二电子芯片110、130的连接焊盘111、131与连接衬底180的连接焊盘连接。电耦接元件119例如是一个或多个导电球。在另一示例中，电耦接元件119包括铜柱或微凸块，该铜柱或微凸块被布置在芯片表面处的连接焊盘(凸块下金属层UBM)上，形成焊料焊盘，该焊料焊盘能够被焊接到在衬底180表面处提供的连接焊盘。在一个示例中，耦接元件119通过在一个或多个导电球与铜柱之间焊接而形成(例如通过热压或通过热处理)。

在未图示的一个示例中，在第一芯片110同一连接衬底180之间实现保护材料(底部填充)。底部填充例如存在于电耦接元件119之间包括的空间160中和/或表面116与表面181之间的空间162中。所使用的底部填料的比例与应用相关，并且可以由本领域技术人员在寻求例如机械鲁棒性与热性能之间的折衷时进行估计。例如在施加液体之后，底部填充通过紫外处理和/或热处理而被硬化。

在图1的示例中，互连电路150的半导体衬底152与连接衬底180的接触表面181接触。这使得能够确保器件100的稳定性。

应当注意，将互连电路150的半导体衬底152的后表面安装到连接衬底180的前表面并不意味着在互连电路150与连接衬底180之间进行直接电连接。互连电路150与连接衬底180的电连接(用于信号和电力)通过第一和第二电子芯片110、130中的一个或多个来构成。

此外，应当注意，互连电路150不与例如连接衬底180电接触。实际上，只有互连电路150的半导体衬底152与例如连接衬底180接触。

图2示出了根据本公开的另一实施例的电子器件200。

电子器件200与器件100相似，不同之处在于第二芯片130不超过互连电路150的宽度。在图2的示例中，第二电子芯片130不包括第二区域136，并且也不包括连接焊盘131。因此，第二电子芯片130不被焊接或耦接到连接衬底180。

未在图2中图示连接衬底180，但可以如图1的器件100中那样存在，并且耦接到第一芯片110。图1和图2的器件100、200也可以不包括衬底180，并且连接焊盘111、131可以例如通过连接线而被耦接到其他电路。

图3示出了制造图1和图2的电子器件的方法。

在步骤302(提供互连电路)处，提供连接电路150。

在步骤304(在转移衬底上提供第一和第二芯片)处，提供第一电子芯片110和第二电子芯片130。

在可选的步骤306(通过模制将第一和第二芯片固定在转移衬底上)处，第一电子芯片110和第二电子芯片130被保持例如并排固定在转移衬底(未示出)上。该步骤可以通过例如将第一芯片110和第二芯片130沉积在转移衬底上，然后通过沉积模制材料以在硬化之后将两个芯片保持在适当位置来执行。

在步骤308(互连电路上的第一芯片和第二芯片的分子键合)处，第一芯片110和第二芯片130通过混合键合而被组装到互连电路150。

在可选的步骤310(移除转移衬底)处，例如根据所考虑的临时键合材料，通过激光或热或机械分离处理，转移衬底与第一和第二电子芯片110、130分离。

在可选的步骤312(第一芯片、第二芯片和互连电路的倒装组装)处，通过分子键合到互连电路150的第一和第二电子芯片110、130形成的组装件被倒装。

在可选的步骤314(将第一芯片的接触焊盘与连接衬底的接触元件连接)处，第一和第二电子芯片110、130各自的连接焊盘111、131通过焊接或热压或热处理而与耦接元件119接触，其中耦接元件本身与连接电路180的相应连接焊盘接触。

这样的方法使得能够利用组装件的并行处理来限制制造成本，从而进一步改进组装精度。

图4示出了根据本公开的另一实施例的器件100的简化放大截面图。在图4的示例中，第一和第二电子芯片110、130以及互连电路150例如与图1或图2的那些相似。图4的视图集中于第一芯片110与互连电路150之间的接口。

在图4的示例中，第一芯片110的轨道117被耦接或连接到例如第一表面116的区域114的连接焊盘111，并且被耦接或连接到第一表面116的区域115的连接元件113。

连接焊盘111包括例如一个或多个阻挡层(未图示)，诸如例如氮化钛和/或氮化钽。绝缘体层402部分地覆盖例如连接焊盘111朝向电耦接元件119布置的表面，同时留下例如具有在被布置在其上的耦接元件119的开口。

在第一芯片110的第一区域115的层级处，至少一个连接元件113例如与表面平齐，并且能够与互连电路150的被布置在正对面的对应连接元件153接触。

因此，芯片110的表面116包括能够与耦接元件(例如，球或柱)连接的连接焊盘111以及能够通过混合键合而与互连电路150的对应连接元件153直接接触的连接元件113。

例如，在第二芯片130与互连电路150之间实现了相似的布置。

已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员可以实现其他变型。具体地，本领域技术人员可以实现多于2个的电子芯片，使得它们在电连接在一起的同时，通过混合键合而组装到相同的互连电路。在另一情况下，电子芯片的数量大于2，并且它们以两两组装成链，每个组装的芯片对之间具有不同的互连电路。

在一个示例中，器件例如包括另一互连电路，该另一互连电路包括第一平面表面和第三电子芯片。在该示例中，第三电子芯片的第一区域通过混合键合被组装到另一互连电路的第一表面的第一区域。在该示例中，第一电子芯片的第二区域114通过混合键合而被组装到另一互连电路的第一表面的第二区域，使得第一电子芯片通过另一互连线路而被电连接到第三电子芯片。这样的示例使得能够将具有若干功能的多个芯片容易地互连而不必使用通孔。

最后，基于以上给出的功能指示，所述实施例和变型的实际实现方式在本领域技术人员的能力范围内。

Claims (13)

1.一种电子器件，其特征在于，包括：

第一电子芯片，具有包括第一区域的第一表面；

第二电子芯片，具有包括第二区域的第二表面；以及

互连电路，包括包含第三区域和第四区域的第三表面；

其中所述第一电子芯片的所述第一表面的所述第一区域通过混合接合而被组装到所述互连电路的所述第三表面的所述第三区域，

其中所述第二电子芯片的所述第二表面的所述第二区域通过混合接合而被组装到所述互连电路的所述第三表面的所述第四区域；

其中所述第一电子芯片通过所述互连电路而被电耦接到所述第二电子芯片；以及

其中所述第一电子芯片的所述第一表面还包括第五区域，所述第五区域不与所述互连电路接触，并且包括至少一个连接焊盘。

2.根据权利要求1所述的器件，其特征在于，

其中所述第一电子芯片和所述第二电子芯片以及所述互连电路各自包括衬底和导电轨道；

其中所述第一电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在所述第一电子芯片的所述第一区域的所述第一表面上的至少一个连接元件；

其中所述第二电子芯片的导电轨道被布置在多个层级之上，并且包括被布置在所述第二电子芯片的所述第二表面的所述第二区域上的至少一个连接元件；以及

其中所述互连电路的导电轨道包括被布置在所述互连电路的所述第三表面的所述第三区域和所述第四区域上的至少一个连接元件；

其中所述第一电子芯片的所述第一区域的导电轨道中的至少一个导电轨道的连接元件与所述互连电路的所述第三区域的导电轨道中的至少一个导电轨道的连接元件接触；以及

其中所述第二电子芯片的所述第二区域的导电轨道中的至少一个导电轨道的连接元件与所述互连电路的所述第四区域的导电轨中的至少一个导电轨道的连接元件接触。

3.根据权利要求2所述的器件，其特征在于：

所述第一电子芯片包括被耦接到所述第一电子芯片的导电轨道的一个或多个有源或无源部件；

所述第一电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕；

所述第二电子芯片包括被耦接到所述第二电子芯片的导电轨道的一个或多个有源或无源部件；

所述第二电子芯片的导电轨道的连接元件至少部分地被绝缘体围绕；

所述互连电路包括被耦接到所述互连电路的导电轨道的一个或多个有源或无源部件；以及

所述互连电路的所述导电轨道的所述连接元件至少部分地被绝缘体围绕。

4.根据权利要求3所述的器件，其特征在于，通过混合接合将所述第一电子芯片的所述第一表面的所述第一区域组装到所述互连电路的所述第三表面的所述第三区域被执行于：

所述第一电子芯片的所述第一表面的所述第一区域的导电轨道中的至少一个导电轨道的连接元件与所述互连电路的所述第三表面的所述第三区域的导电轨道中的至少一个导电轨道的连接元件之间；以及

围绕所述第一电子芯片的所述第一表面的所述第一区域的导电轨道中的所述至少一个导电轨道的连接元件的绝缘体与围绕所述互连电路的所述第三表面的所述第三区域的导电轨道中的至少一个导电轨道的连接元件的绝缘体之间。

5.根据权利要求3所述的器件，其特征在于，通过混合接合将所述第二电子芯片的所述第二区域组装到所述互连电路的所述第四区域的组装被执行于：

所述第二电子芯片的所述第二表面的所述第二区域的导电轨道中的至少一个导电轨道的连接元件与所述互连电路的所述第三表面的所述第四区域的导电轨道中的至少一个导电轨道的连接元件之间；以及

围绕所述第二电子芯片的所述第二表面的所述第二区域的导电轨道中的所述至少一个导电轨道的连接元件的绝缘体与围绕所述互连电路的所述第三表面的所述第四区域的导电轨道中的所述至少一个导电轨道的连接元件的绝缘体之间。

6.根据权利要求1所述的器件，其特征在于，所述互连电路具有小于或等于100微米的厚度。

7.根据权利要求1所述的器件，其特征在于，所述第一电子芯片和所述第二电子芯片是倒装芯片。

8.根据权利要求1所述的器件，其特征在于，所述电子器件还包括：

连接衬底，包括被布置在所述连接衬底的接触表面的层级处的一个或多个连接焊盘；以及

电耦接元件，将所述第一电子芯片的所述第五区域的连接焊盘连接到所述连接衬底的连接焊盘。

9.根据权利要求8所述的器件，其特征在于，所述第二电子芯片的所述第二表面还包括：第六区域，不与所述互连电路接触，并且包括至少一个连接焊盘，所述至少一个连接焊盘被布置在所述第二电子芯片的所述第二表面的层级处。

10.根据权利要求8所述的器件，其特征在于，所述互连电路的所述衬底被安装到所述连接衬底的所述接触表面。

11.根据权利要求10所述的器件，其特征在于，所述互连电路的所述衬底是半导体材料衬底。

12.根据权利要求11所述的器件，其特征在于，将所述互连电路的所述衬底安装到所述连接衬底的所述接触表面不在所述互连电路和所述连接衬底之间形成直接电连接。

13.根据权利要求1所述的器件，其特征在于，还包括：

另一互连电路，包括另一表面和第三电子芯片；

其中所述第三电子芯片的区域通过混合接合而被组装到所述另一互连电路的所述另一表面的第一另一区域；

其中所述第一电子芯片的所述第五区域通过混合接合而被组装到所述另一互连电路的所述另一表面的第二另一区域，

其中所述第一电子芯片通过所述另一互连电路而被电耦接到所述第三电子芯片。