CN219610905U - 一种pcie连接器母头 - Google Patents

一种pcie连接器母头 Download PDF

Info

Publication number
CN219610905U
CN219610905U CN202320314840.XU CN202320314840U CN219610905U CN 219610905 U CN219610905 U CN 219610905U CN 202320314840 U CN202320314840 U CN 202320314840U CN 219610905 U CN219610905 U CN 219610905U
Authority
CN
China
Prior art keywords
metal terminals
grounding
rubber core
core plug
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320314840.XU
Other languages
English (en)
Inventor
蒋波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Shuangcompany Precision Electronics Co ltd
Original Assignee
Chongqing Shuangcompany Precision Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Shuangcompany Precision Electronics Co ltd filed Critical Chongqing Shuangcompany Precision Electronics Co ltd
Priority to CN202320314840.XU priority Critical patent/CN219610905U/zh
Application granted granted Critical
Publication of CN219610905U publication Critical patent/CN219610905U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本实用新型一种PCIE连接器母头,包括绝缘本体、第一组金属端子、至少一个第一接地片、第二组金属端子和第二接地片;绝缘本体的前端开设有母头插口,绝缘本体的下部设有第一端子槽和第一接地片槽,绝缘本体的上部右端设有第二端子槽和第二接地片槽;所述第一组金属端子分别插设于对应的第一端子槽中;第一接地片插设于对应的第一接地片槽中,第一接地片的第一连接片与第一组金属端子的接地金属端子相接触配合;第二组金属端子分别插设于对应的第二端子槽中;第二接地片插设于第二接地片槽中,第二接地片的第二连接片与第二组金属端子的接地金属端子相接触配合。本实用新型抗干扰、抗串扰能力强,信号的防串扰性、防损耗性、稳定性和完整性好。

Description

一种PCIE连接器母头
技术领域
本实用新型涉及连接器技术领域,特别涉及一种PCIE连接器母头。
背景技术
PCIE属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能,适配PCIE的设备需要通过PCIE连接器连接。
在现有技术中,PCIE连接器的结构可参见中国专利文件CN204376132U,其结构包括绝缘本体、多个电源金属端子、多个接地金属端子和多个信号金属端子,绝缘本体之内设有多个端子槽,电源金属端子、接地金属端子和信号金属端子分别插设于对应的端子槽中。然而,现有的PCIE连接器,在高速传输信号时,传输信号的信号金属端子容易受到外界信号干扰,金属端子之间也容易相互发生串扰,容易出现信号损耗、不完整、不稳定的问题。
实用新型内容
本实用新型要解决的技术问题是根据现有技术的不足,提供一种抗干扰、抗串扰能力强的PCIE连接器母头,信号的防串扰性、防损耗性、稳定性和完整性好。
为解决上述技术问题,本实用新型的技术方案是:一种PCIE连接器母头,包括:
绝缘本体,所述绝缘本体的前端开设有用于插入PCIE连接器公头的母头插口,母头插口具有下壁部和上壁部,所述绝缘本体的下部设有多个第一端子槽和至少一个第一接地片槽,所述第一端子槽的前端延伸至母头插口的下壁部,所述绝缘本体的上部右端设有多个第二端子槽和一个第二接地片槽,所述第二端子槽的前端延伸至母头插口的上壁部;
第一组金属端子,所述第一组金属端子包含有若干个用于传输信号的第一信号金属端子和若干个用于接地的第一接地金属端子,分别插设于对应的第一端子槽中;
至少一个第一接地片,所述第一接地片插设于对应的第一接地片槽中,第一接地片一体连接有若干个第一连接片,第一连接片与对应的第一接地金属端子相接触配合;
第二组金属端子,所述第二组金属端子包含有若干个用于传输信号的第二信号金属端子和若干个用于接地的第二接地金属端子,分别插设于对应的第二端子槽中;
第二接地片,所述第二接地片插设于第二接地片槽中,第二接地片一体连接有若干个第二连接片,第二连接片与对应的第二接地金属端子相接触配合。
优选地,所述第一接地片槽设置于第一端子槽的后端下侧,所述第一接地片的第一连接片往上接触第一接地金属端子;所述第二接地片槽设置于第二端子槽的后端上侧,所述第二接地片的第二连接片往下接触第二接地金属端子。
优选地,所述第一接地片槽从右至左并列设有4个,每个第一接地片槽分别插设一个第一接地片,4个第一接地片从右至左依次为一号第一接地片、二号第一接地片、三号第一接地片和四号第一接地片;所述第一端子槽并列设有40个,从右至左第3、第6、第9、第11、第14、第17、第19、第22、第25、第28、第31、第34、第37个第一端子槽中分别插设所述的第一接地金属端子,其它的第一端子槽中分别插设所述的第一信号金属端子;所述第3、第6、第9个第一端子槽中的第一接地金属端子与一号第一接地片的第一连接片相接触配合,所述第11、第14、第17个第一端子槽中的第一接地金属端子与二号第一接地片的第一连接片相接触配合,所述第19、第22、第28个第一端子槽中的第一接地金属端子与三号第一接地片的第一连接片相接触配合,所述第28、第31、第34、第37个第一端子槽中的第一接地金属端子与四号第一接地片的第一连接片相接触配合。
优选地,所述第二端子槽并列设有7个,从右至左第1、第4、第7个第二端子槽中分别插设所述的第二接地金属端子,其它的第二端子槽中分别插设所述的第二信号金属端子;所述第1、第4、第7个第二端子槽中的第二接地金属端子与第二接地片的第二连接片相接触配合。
优选地,所述绝缘本体的上端中部设有多个第三端子槽,所述绝缘本体的上端左部设有多个第四端子槽,所述第三端子槽和第四端子槽的前端分别延伸至母头插口的上壁部;还包括第三组金属端子和第四组金属端子,所述第三组金属端子包含有若干个用于传输信号的第三信号金属端子,分别插设于对应的第三端子槽中;所述第四组金属端子包含有若干个用于供电的电源金属端子,分别插设于对应的第四端子槽中。
优选地,所述第三端子槽并列设有6个, 6个第三端子槽中分别插设所述的第三信号金属端子;所述第四端子槽并列设有15个, 15个第四端子槽中分别插设所述的电源金属端子。
优选地,所述的PCIE连接器母头还包括第一胶芯塞、第二胶芯塞和第三胶芯塞,其中,所述第一胶芯塞与第一组金属端子整体成型为一体,所述第二胶芯塞与第二组金属端子整体成型为一体;所述绝缘本体的后端下部设有第一胶芯塞槽体,所述第一胶芯塞塞入至第一胶芯塞槽体之内,且第一胶芯塞的下端顶住第一接地片的后端;所述绝缘本体的后端上部从右至左并列设有第二胶芯塞槽体和第三胶芯塞槽体,所述第二胶芯塞塞入至第二胶芯塞槽体之内,且第二胶芯塞的下端顶住第二接地片的后端;所述第三胶芯塞塞入至第三胶芯塞槽体之内,固定住所述的第三组金属端子和第四组金属端子。
优选地,所述的PCIE连接器母头还包括第一胶芯塞、第二胶芯塞和第三胶芯塞,其中,所述第一胶芯塞与第一组金属端子整体成型为一体,所述第二胶芯塞与第二组金属端子整体成型为一体;所述绝缘本体的后端下部设有第一胶芯塞槽体,所述第一胶芯塞的前端塞入至第一胶芯塞槽体之内,且第一胶芯塞的前端下部顶住第一接地片的后端;所述绝缘本体的后端上部从右至左并列设有第二胶芯塞槽体和第三胶芯塞槽体,所述第二胶芯塞塞入至第二胶芯塞槽体之内,且第二胶芯塞的下端顶住第二接地片的后端;所述第三胶芯塞的前端左部塞入至第三胶芯塞槽体之内,固定住所述的第三组金属端子和第四组金属端子,所述第三胶芯塞的后端同时固定住第一胶芯塞和第二胶芯塞。
优选地,所述第一组金属端子的前端分别设有往上弯曲拱起的第一接触段,第一接触段伸向母头插口的下壁部上侧;所述第二组金属端子的前端分别设有往下弯曲拱起的第二接触段,所述第三组金属端子的前端分别设有往下弯曲拱起的第三接触段,所述第四组金属端子的前端分别设有往下弯曲拱起的第四接触段,所述第二接触段、第三接触段和第四接触段分别伸向母头插口的上壁部下侧。
优选地,所述母头插口的下壁部开设有一排第一通孔,所述第一通孔与第一端子槽相对应并且相连通;所述母头插口的上壁部开设有一排第二通孔,所述第二通孔与第二端子槽相对应并且相连通。
本实用新型的有益效果是:其一、由于本实用新型设置有至少一个第一接地片,至少一个第一接地片插设于绝缘本体的第一接地片槽中,第一接地片一体连接有若干个第一连接片,第一连接片与第一接地金属端子相接触配合,因此,一方面,第一接地片本身能够对第一信号金属端子起到良好的屏蔽作用,另一方面第一接地片能够通过第一连接片将对应的第一接地金属端子连接成一体,从而使得PCIE连接器母头的第一组金属端子的整体抗干扰、抗串扰能力强,在高速传输信号时,信号的防串扰性、防损耗性、稳定性和完整性好;其二、由于本实用新型设置有第二接地片,第二接地片插设于绝缘本体的端子定位部的第二接地片槽中,第二接地片一体连接有若干个第二连接片,第二连接片与第二接地金属端子相接触配合,因此,一方面,第二接地片本身能够对第二信号金属端子起到良好的屏蔽作用,另一方面第二接地片能够通过第二连接片将对应的第二接地金属端子连接成一体,从而使得PCIE连接器母头的第二组金属端子的整体抗干扰、抗串扰能力强,在高速传输信号时,信号的防串扰性、防损耗性、稳定性和完整性好。
附图说明
图1为实施例一的PCIE连接器公头的整体结构图之一。
图2为实施例一的PCIE连接器公头的整体结构图之二。
图3为实施例一的PCIE连接器公头的整体结构图之三。
图4为实施例一的PCIE连接器公头的分散结构图。
图5为实施例一的绝缘本体后侧结构图
图6为沿图1中A-A线的剖视图。
图7为沿图1中B-B线的剖视图。
图8为实施例二的PCIE连接器公头的整体结构图。
图9为实施例二的PCIE连接器公头的分散结构图。
具体实施方式
下面结合附图对本实用新型的结构原理和工作原理作进一步详细说明。
在本实用新型的描述中,需要理解的是,术语 “上”、“下”、“前”、“后”、“左”、“右”、等指示的方位或位置关系为基于附图1或图4所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对实用新型的限制。
实施例一
如图1-图7所示,本实用新型的实施例一为一种PCIE连接器母头,包括绝缘本体1、第一组金属端子、至少一个第一接地片2、第二组金属端子和第二接地片3;所述绝缘本体1的前端开设有用于插入PCIE连接器公头(图中未示出)的母头插口11,母头插口11具有下壁部111和上壁部112,所述绝缘本体1的下部设有多个第一端子槽12和至少一个第一接地片槽13,所述第一端子槽12的前端延伸至母头插口11的下壁部111,所述绝缘本体1的上部右端设有多个第二端子槽14和一个第二接地片槽15,所述第二端子槽14的前端延伸至母头插口11的上壁部112;所述第一组金属端子包含有若干个用于传输信号的第一信号金属端子4和若干个用于接地的第一接地金属端子5,分别插设于对应的第一端子槽12中;所述第一接地片2插设于对应的第一接地片槽13中,第一接地片2一体连接有若干个第一连接片21,第一连接片21与对应的第一接地金属端子5相接触配合;所述第二组金属端子包含有若干个用于传输信号的第二信号金属端子6和若干个用于接地的第二接地金属端子7,分别插设于对应的第二端子槽14中;所述第二接地片3插设于第二接地片槽15中,第二接地片3一体连接有若干个第二连接片31,第二连接片31与对应的第二接地金属端子7相接触配合。本实用新型的第一接地片2本身能够对第一信号金属端子4起到良好的屏蔽作用,另一方面第一接地片2能够通过第一连接片21将对应的第一接地金属端子5连接成一体,从而使得PCIE连接器母头的第一组金属端子的整体抗干扰、抗串扰能力强,在高速传输信号时,信号的防串扰性、防损耗性、稳定性和完整性好;本实用新型的第二接地片3本身能够对第二信号金属端子6起到良好的屏蔽作用,另一方面第二接地片3能够通过第二连接片31将对应的第二接地金属端子7连接成一体,从而使得PCIE连接器母头的第二组金属端子的整体抗干扰、抗串扰能力强,在高速传输信号时,信号的防串扰性、防损耗性、稳定性和完整性好。
如图4、图6和图7所示,所述第一接地片槽13设置于第一端子槽12的后端下侧,所述第一接地片2的第一连接片21往上接触第一接地金属端子5;所述第二接地片槽15设置于第二端子槽14的后端上侧,所述第二接地片3的第二连接片31往下接触第二接地金属端子7。
如图1-图7所示,所述第一接地片槽13从右至左并列设有4个,每个第一接地片槽13分别插设一个第一接地片2,4个第一接地片2从右至左依次为一号第一接地片2、二号第一接地片2、三号第一接地片2和四号第一接地片2;所述第一端子槽12并列设有40个,从右至左第3、第6、第9、第11、第14、第17、第19、第22、第25、第28、第31、第34、第37个第一端子槽12中分别插设所述的第一接地金属端子5,其它的第一端子槽12中分别插设所述的第一信号金属端子4;所述第3、第6、第9个第一端子槽12中的第一接地金属端子5与一号第一接地片2的第一连接片21相接触配合,所述第11、第14、第17个第一端子槽12中的第一接地金属端子5与二号第一接地片2的第一连接片21相接触配合,所述第19、第22、第28个第一端子槽12中的第一接地金属端子5与三号第一接地片2的第一连接片21相接触配合,所述第28、第31、第34、第37个第一端子槽12中的第一接地金属端子5与四号第一接地片2的第一连接片21相接触配合。本实用新型设置四个第一接地片槽13,四个第一接地片槽13之间均具有间隔,这样能避免因第一接地片槽13的宽度过长而影响绝缘本体1的结构稳固性。
如图1-图6所示,所述第二端子槽14并列设有7个,从右至左第1、第4、第7个第二端子槽14中分别插设所述的第二接地金属端子7,其它的第二端子槽14中分别插设所述的第二信号金属端子6;所述第1、第4、第7个第二端子槽14中的第二接地金属端子7与第二接地片3的第二连接片31相接触配合。
如图1-图7所示,所述绝缘本体1的上端中部设有多个第三端子槽16,所述绝缘本体1的上端左部设有多个第四端子槽17,所述第三端子槽16和第四端子槽17的前端分别延伸至母头插口11的上壁部112;还包括第三组金属端子和第四组金属端子,所述第三组金属端子包含有若干个用于传输信号的第三信号金属端子8,分别插设于对应的第三端子槽16中;所述第四组金属端子包含有若干个用于供电的电源金属端子9,分别插设于对应的第四端子槽17中。所述第三端子槽16并列设有6个, 6个第三端子槽16中分别插设所述的第三信号金属端子8;所述第四端子槽17并列设有15个, 15个第四端子槽17中分别插设所述的电源金属端子9。
如图3-图7所示,所述的PCIE连接器母头还包括第一胶芯塞22、第二胶芯塞23和第三胶芯塞24,其中,所述第一胶芯塞22与第一组金属端子整体成型为一体,所述第二胶芯塞23与第二组金属端子整体成型为一体;所述绝缘本体1的后端下部设有第一胶芯塞槽体101,所述第一胶芯塞22塞入至第一胶芯塞槽体101之内,且第一胶芯塞22的下端顶住第一接地片2的后端;所述绝缘本体1的后端上部从右至左并列设有第二胶芯塞槽体102和第三胶芯塞槽体103,所述第二胶芯塞23塞入至第二胶芯塞槽体102之内,且第二胶芯塞23的下端顶住第二接地片3的后端;所述第三胶芯塞24塞入至第三胶芯塞槽体103之内,固定住所述的第三组金属端子和第四组金属端子。安装时,将一体的第一胶芯塞22与第一组金属端子塞入绝缘本体1的后端,将一体的第二胶芯塞23与第二组金属端子塞入绝缘本体1的后端,再将第三组金属端子和第四组金属端子塞入绝缘本体1,最后将第三胶芯塞24塞入绝缘本体1的后端,形成稳固的整体。
如图1、图2、图6和图7所示,所述第一组金属端子的前端分别设有往上弯曲拱起的第一接触段41,第一接触段41伸向母头插口11的下壁部111上侧;所述第二组金属端子的前端分别设有往下弯曲拱起的第二接触段61,所述第三组金属端子的前端分别设有往下弯曲拱起的第三接触段81,所述第四组金属端子的前端分别设有往下弯曲拱起的第四接触段91,所述第二接触段61、第三接触段81和第四接触段91分别伸向母头插口11的上壁部112下侧。当PCIE连接器公头插入绝缘本体1的母头插口11时,第一接触段41、第二接触段61、第三接触段81和第四接触段91能够分别与PCIE连接器公头的金属端子接触,形成稳定的电连接。
如图1-图3所示,所述母头插口11的下壁部111开设有一排第一通孔104,所述第一通孔104与第一端子槽12相对应并且相连通;所述母头插口111的上壁部112开设有一排第二通孔105,所述第二通孔105与第二端子槽14相对应并且相连通。第一通孔104和第二通孔105与绝缘本体1的阻抗和介质的介电常数有关,第一通孔104和第二通孔105能够形成空气绝缘的空间,掏空绝缘本体1有利于提高绝缘本体1的阻抗,相邻走线信号间掏空有利于抑制相邻信号间的相互干扰,从而降低串扰。
作为本实用新型的优选方式,所述金属端子和接地片采用的材料均为磷铜,所述绝缘本体1采用的材料为高耐热性绝缘材料。
实施例二
如图8-图9所示,本实用新型的实施例二为一种PCIE连接器母头,实施例二与实施例一相比,其区别在于胶芯塞结构存在区别,具体结构为:PCIE连接器母头还包括第一胶芯塞22、第二胶芯塞23和第三胶芯塞24,其中,所述第一胶芯塞22与第一组金属端子整体成型为一体,所述第二胶芯塞23与第二组金属端子整体成型为一体;所述绝缘本体1的后端下部设有第一胶芯塞槽体101,所述第一胶芯塞22的前端塞入至第一胶芯塞槽体101之内,且第一胶芯塞22的前端下部顶住第一接地片2的后端;所述绝缘本体1的后端上部从右至左并列设有第二胶芯塞槽体102和第三胶芯塞槽体103,所述第二胶芯塞23塞入至第二胶芯塞槽体102之内,且第二胶芯塞23的下端顶住第二接地片3的后端;所述第三胶芯塞24的前端左部塞入至第三胶芯塞槽体103之内,固定住所述的第三组金属端子和第四组金属端子,所述第三胶芯塞24的后端同时固定住第一胶芯塞22和第二胶芯塞23。
实施例二与实施例一的其它结构相一致,在此不再赘述。
以上,仅是本实用新型较佳实施方式,凡是依据本实用新型的技术方案对以上的实施方式所作的任何细微修改、等同变化与修饰,均属于本实用新型技术方案的范围内。

Claims (10)

1.一种PCIE连接器母头,其特征在于,包括:
绝缘本体,所述绝缘本体的前端开设有用于插入PCIE连接器公头的母头插口,母头插口具有下壁部和上壁部,所述绝缘本体的下部设有多个第一端子槽和至少一个第一接地片槽,所述第一端子槽的前端延伸至母头插口的下壁部,所述绝缘本体的上部右端设有多个第二端子槽和一个第二接地片槽,所述第二端子槽的前端延伸至母头插口的上壁部;
第一组金属端子,所述第一组金属端子包含有若干个用于传输信号的第一信号金属端子和若干个用于接地的第一接地金属端子,分别插设于对应的第一端子槽中;
至少一个第一接地片,所述第一接地片插设于对应的第一接地片槽中,第一接地片一体连接有若干个第一连接片,第一连接片与对应的第一接地金属端子相接触配合;
第二组金属端子,所述第二组金属端子包含有若干个用于传输信号的第二信号金属端子和若干个用于接地的第二接地金属端子,分别插设于对应的第二端子槽中;
第二接地片,所述第二接地片插设于第二接地片槽中,第二接地片一体连接有若干个第二连接片,第二连接片与对应的第二接地金属端子相接触配合。
2.根据权利要求1所述的PCIE连接器母头,其特征在于:所述第一接地片槽设置于第一端子槽的后端下侧,所述第一接地片的第一连接片往上接触第一接地金属端子;所述第二接地片槽设置于第二端子槽的后端上侧,所述第二接地片的第二连接片往下接触第二接地金属端子。
3.根据权利要求2所述的PCIE连接器母头,其特征在于:所述第一接地片槽从右至左并列设有4个,每个第一接地片槽分别插设一个第一接地片,4个第一接地片从右至左依次为一号第一接地片、二号第一接地片、三号第一接地片和四号第一接地片;所述第一端子槽并列设有40个,从右至左第3、第6、第9、第11、第14、第17、第19、第22、第25、第28、第31、第34、第37个第一端子槽中分别插设所述的第一接地金属端子,其它的第一端子槽中分别插设所述的第一信号金属端子;所述第3、第6、第9个第一端子槽中的第一接地金属端子与一号第一接地片的第一连接片相接触配合,所述第11、第14、第17个第一端子槽中的第一接地金属端子与二号第一接地片的第一连接片相接触配合,所述第19、第22、第28个第一端子槽中的第一接地金属端子与三号第一接地片的第一连接片相接触配合,所述第28、第31、第34、第37个第一端子槽中的第一接地金属端子与四号第一接地片的第一连接片相接触配合。
4.根据权利要求3所述的PCIE连接器母头,其特征在于:所述第二端子槽并列设有7个,从右至左第1、第4、第7个第二端子槽中分别插设所述的第二接地金属端子,其它的第二端子槽中分别插设所述的第二信号金属端子;所述第1、第4、第7个第二端子槽中的第二接地金属端子与第二接地片的第二连接片相接触配合。
5.根据权利要求1所述的PCIE连接器母头,其特征在于:所述绝缘本体的上端中部设有多个第三端子槽,所述绝缘本体的上端左部设有多个第四端子槽,所述第三端子槽和第四端子槽的前端分别延伸至母头插口的上壁部;还包括第三组金属端子和第四组金属端子,所述第三组金属端子包含有若干个用于传输信号的第三信号金属端子,分别插设于对应的第三端子槽中;所述第四组金属端子包含有若干个用于供电的电源金属端子,分别插设于对应的第四端子槽中。
6.根据权利要求5所述的PCIE连接器母头,其特征在于:所述第三端子槽并列设有6个,6个第三端子槽中分别插设所述的第三信号金属端子;所述第四端子槽并列设有15个, 15个第四端子槽中分别插设所述的电源金属端子。
7.根据权利要求5所述的PCIE连接器母头,其特征在于:还包括第一胶芯塞、第二胶芯塞和第三胶芯塞,其中,所述第一胶芯塞与第一组金属端子整体成型为一体,所述第二胶芯塞与第二组金属端子整体成型为一体;所述绝缘本体的后端下部设有第一胶芯塞槽体,所述第一胶芯塞塞入至第一胶芯塞槽体之内,且第一胶芯塞的下端顶住第一接地片的后端;所述绝缘本体的后端上部从右至左并列设有第二胶芯塞槽体和第三胶芯塞槽体,所述第二胶芯塞塞入至第二胶芯塞槽体之内,且第二胶芯塞的下端顶住第二接地片的后端;所述第三胶芯塞塞入至第三胶芯塞槽体之内,固定住所述的第三组金属端子和第四组金属端子。
8.根据权利要求5所述的PCIE连接器母头,其特征在于:还包括第一胶芯塞、第二胶芯塞和第三胶芯塞,其中,所述第一胶芯塞与第一组金属端子整体成型为一体,所述第二胶芯塞与第二组金属端子整体成型为一体;所述绝缘本体的后端下部设有第一胶芯塞槽体,所述第一胶芯塞的前端塞入至第一胶芯塞槽体之内,且第一胶芯塞的前端下部顶住第一接地片的后端;所述绝缘本体的后端上部从右至左并列设有第二胶芯塞槽体和第三胶芯塞槽体,所述第二胶芯塞塞入至第二胶芯塞槽体之内,且第二胶芯塞的下端顶住第二接地片的后端;所述第三胶芯塞的前端左部塞入至第三胶芯塞槽体之内,固定住所述的第三组金属端子和第四组金属端子,所述第三胶芯塞的后端同时固定住第一胶芯塞和第二胶芯塞。
9.根据权利要求5所述的PCIE连接器母头,其特征在于:所述第一组金属端子的前端分别设有往上弯曲拱起的第一接触段,第一接触段伸向母头插口的下壁部上侧;所述第二组金属端子的前端分别设有往下弯曲拱起的第二接触段,所述第三组金属端子的前端分别设有往下弯曲拱起的第三接触段,所述第四组金属端子的前端分别设有往下弯曲拱起的第四接触段,所述第二接触段、第三接触段和第四接触段分别伸向母头插口的上壁部下侧。
10.根据权利要求1-9中任意一项所述的PCIE连接器母头,其特征在于:所述母头插口的下壁部开设有一排第一通孔,所述第一通孔与第一端子槽相对应并且相连通;所述母头插口的上壁部开设有一排第二通孔,所述第二通孔与第二端子槽相对应并且相连通。
CN202320314840.XU 2023-02-27 2023-02-27 一种pcie连接器母头 Active CN219610905U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320314840.XU CN219610905U (zh) 2023-02-27 2023-02-27 一种pcie连接器母头

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320314840.XU CN219610905U (zh) 2023-02-27 2023-02-27 一种pcie连接器母头

Publications (1)

Publication Number Publication Date
CN219610905U true CN219610905U (zh) 2023-08-29

Family

ID=87743114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320314840.XU Active CN219610905U (zh) 2023-02-27 2023-02-27 一种pcie连接器母头

Country Status (1)

Country Link
CN (1) CN219610905U (zh)

Similar Documents

Publication Publication Date Title
US7121898B2 (en) Shielding configuration for a multi-port jack assembly
US6843687B2 (en) Pseudo-coaxial wafer assembly for connector
US7591684B2 (en) Electrical connector
CN104600454B (zh) 插座电连接器
CN101950864A (zh) 带有电源连接件的正交连接器系统
US7837514B2 (en) Electrical connectors with vertically oriented contacts
KR20080105155A (ko) 콘택트 플레이트를 갖는 전기 커넥터
US20230187876A1 (en) Electrical connector with hybrid connection for conductive terminals
JP2020061166A (ja) 一体型ルーティングアセンブリ及びそれを用いたシステム
CN104092058A (zh) 线缆连接器
JPH11149961A (ja) 電気プラグ、レセプタクル及びコネクタシステム
EP2939314B1 (en) Interface adapter
CN201805026U (zh) 垂直连接器
CN114498199A (zh) 电连接器
CN219610905U (zh) 一种pcie连接器母头
CN100466392C (zh) 电连接器组件
US11990708B2 (en) Electrical connector
CN219610904U (zh) 一种pcie连接器公头
US6461200B1 (en) Electrical connector assembly
CN112242623B (zh) 一种基于单孔多簧片的高密度插孔式电连接器插座
CN110994235B (zh) 电连接器
CN110021839B (zh) 插座连接器组件
CN213584275U (zh) 便于焊接安装的pcie连接器
CN113258333A (zh) 电连接器及其组件
CN220358475U (zh) 电连接器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant