CN219577047U - 一种具有单个或多个子系统的pcb电路系统 - Google Patents

Abstract

本实用新型公开了一种具有单个或多个子系统的PCB电路系统，包括主MCU、至少一个子MCU、晶振、至少三个电容，所述三个电容分别为第一电容、第二电容、第三电容，所述晶振的两端分别与主MCU的晶振引脚连接，所述第一电容、第二电容的一端分别与所述晶振的两端连接，另一端与地极连接，所述第三电容的一端与子MCU的晶振引脚连接，另一端与所述晶振的一端连接；上述一种具有单个或多个子系统的PCB电路系统，子MCU的晶振引脚直接与主MCU的晶振连接，使子MCU使用与主MCU相同的晶振频率，减少PCB电路板布置占用面积，也省掉晶振元器件成本以及省掉晶振外围补常电容的元件成本。

Description

一种具有单个或多个子系统的PCB电路系统

技术领域

本实用新型涉及PCB电路系统技术领域，具体是一种具有单个或多个子系统的PCB电路系统。

背景技术

在电路系统上有常见有单个MCU/CPU芯片系统，也有共同存在多个MCU/CPU芯片系统同时分布于PCB板电路上组成的电路系统，各个MCU基本都需要一个晶体振荡器(简称晶振)。比如以音响系统为例:1台音响电路板系统中有3个MCU芯片(1个蓝牙主控MCU芯片+另外2个蓝牙(BLE)MCU芯片作为蓝牙/2.4G无线麦接收系统组成的电路),系统中除了主控MCU以外其它另外的MCU芯片我们也可以称之为子系统芯片，但都有一个共同点，就是每个芯片都至少需要1个单独的晶振。那么这个电路系统所需的晶振是3个。如果设计需要增加更多的子系统芯片数量就也需要增加相应的晶振数量。

电路板上如果MCU芯片多，晶振也多，用料成本降不下来，在目前电子电器制造行业竟争日益激烈的市场环境下，制造产品用料成本居高不下，会使产品慢慢失去市场竟争优势，控制成本并且提高质量提高性价比才不易被市场淘汰。

实用新型内容

本实用新型的目的在于提供一种具有单个或多个子系统的PCB电路系统，以解决上述背景技术中提出的制造成本居高不下的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种具有单个或多个子系统的PCB电路系统，包括主MCU、至少一个子MCU、晶振、至少三个电容，所述三个电容分别为第一电容、第二电容、第三电容，所述晶振的两端分别与主MCU的晶振引脚连接，所述第一电容、第二电容的一端分别与所述晶振的两端连接，另一端与地极连接，所述第三电容的一端与子MCU的晶振引脚连接，另一端与所述晶振的一端连接。

进一步，所述主MCU上具有至少一个第一IO接口，所述第三电容的一端与第一子MCU的晶振引脚连接，另一端与第一IO接口。

进一步，所述主MCU上具有第二IO接口，所述第二IO接口与不同频率的第二子MCU的晶振引脚连接。

进一步，所述具有单个或多个子系统的PCB电路系统还包括第四电容，所述第二子MCU的晶振引脚的一端与第四电容的一端连接。

进一步，所述第一电容、第二电容、第三电容为耦合电容。

进一步，所述晶振的频率为24MHZ。

与现有技术相比，本实用新型的有益效果是：

上述一种具有单个或多个子系统的PCB电路系统，子MCU的晶振引脚直接与主MCU的晶振连接，使子MCU使用与主MCU相同的晶振频率，可以节约硬件开发设计LAYOUT画板时间，减少PCB电路板布置占用面积，也省掉晶振元器件成本以及省掉晶振外围补常电容的元件成本，同时也节省了PCBA生产过程贴片成本，提高了产品的性价比，提高了产品的市场竞争力。

附图说明

图1为本实用新型中一种具有单个或多个子系统的PCB电路系统的现有技术的结构示意图；

图2为本实用新型中一实施例的一种具有单个或多个子系统的PCB电路系统的结构示意图；

图3为本实用新型中另一实施例的一种具有单个或多个子系统的PCB电路系统的结构示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进，因此本实用新型不受下面公开的具体实施例的限制。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参阅图1～3：一种具有单个或多个子系统的PCB电路系统，包括主MCU 100、至少一个子MCU200、晶振300、至少三个电容，所述三个电容分别为第一电容、第二电容、第三电容，所述晶振300的两端分别与主MCU100的晶振引脚连接，所述第一电容、第二电容的一端分别与所述晶振300的两端连接，另一端与地极连接，所述第三电容的一端与子MCU100的晶振引脚连接，另一端与所述晶振300的一端连接。

进一步，所述主MCU100上具有至少一个第一IO接口，所述第三电容的一端与第一子MCU 200的晶振引脚连接，另一端与第一IO接口。

进一步，所述主MCU 100上具有第二IO接口，所述第二IO接口与不同频率的第二子MCU 200的晶振引脚连接。

进一步，所述具有单个或多个子系统的PCB电路系统还包括第四电容，所述第二子MCU的晶振引脚的一端与第四电容的一端连接。

进一步，所述第一电容、第二电容、第三电容为耦合电容。

进一步，所述晶振的频率为24MHZ。

实施例1：主MCU 100、至少一个子MCU 200、晶振300、至少三个电容，所述三个电容分别为第一电容、第二电容、第三电容，所述晶振300的两端分别与主MCU100的晶振引脚连接，所述第一电容、第二电容的一端分别与所述晶振300的两端连接，另一端与地极连接，所述第三电容的一端与子MCU100的晶振引脚连接，另一端与所述晶振300的一端连接。至少一个子MCU 200的晶振引脚通过第三电容C13与主MCU 100的晶振300的一端连接，这样，子MCU200可以直接使用主MCU相同的晶振频率，不用再另外使用晶振300。但是，本PCB电路系统的主MCU 100只能连接最多两个子MCU 200，如果再多的子MCU 200就会拉低晶振300幅度，影响芯片正常运作。除非增加放大电路将功率放大后再连接到多个子系统(但放大电路又会增加元器件及成本)。另外就是只能使用在与主控晶振相同频率的子系统上。

这样，一种具有单个或多个子系统的PCB电路系统，子MCU 200的晶振引脚直接与主MCU 100的晶振连接，使子MCU200使用与主MCU100相同的晶振频率，可以节约硬件开发设计LAYOUT画板时间，减少PCB电路板布置占用面积，也省掉晶振元器件成本以及省掉晶振外围补常电容的元件成本，同时也节省了PCBA生产过程贴片成本，提高了产品的性价比，提高了产品的市场竞争力。

实施例2：主MCU 100上具有第一IO接口分别通过第三电容C9、第四电容C10与两个子MCU 200的晶振引脚连接，由主MCU100的第一IO口连续发出子MCU 200所需的频率的波形，通过耦合电容第三电容C9、第四电容C10传送给两个子MCU 200，让其能够收获得所需的正确的系统基准时钟，从而使其芯片省了外部晶振也能通过主MCU 100提供的时钟信号满足系统运行的基本条件之一。既能省了子系统晶振的成本也能满足子系统芯片正常运行。

进一步，所述主MCU 100上具有第二IO接口，所述第二IO接口与不同频率的第二子MCU 200的晶振引脚连接。主MCU100也可以通过使用2个或以上的IO分别输出不同频率给到不同频率要求的子系统，使PCB电路系统的适应性更加广泛。

以上所述的，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。

Claims (6)

1.一种具有单个或多个子系统的PCB电路系统，其特征在于：包括主MCU、至少一个子MCU、晶振、至少三个电容，所述三个电容分别为第一电容、第二电容、第三电容，所述晶振的两端分别与主MCU的晶振引脚连接，所述第一电容、第二电容的一端分别与所述晶振的两端连接，另一端与地极连接，所述第三电容的一端与子MCU的晶振引脚连接，另一端与所述晶振的一端连接。

2.根据权利要求1所述的一种具有单个或多个子系统的PCB电路系统，其特征在于，所述主MCU上具有至少一个第一IO接口，所述第三电容的一端与第一子MCU的晶振引脚连接，另一端与第一IO接口。

3.根据权利要求2所述的一种具有单个或多个子系统的PCB电路系统，其特征在于，所述主MCU上具有第二IO接口，所述第二IO接口与不同频率的第二子MCU的晶振引脚连接。

4.根据权利要求3所述的一种具有单个或多个子系统的PCB电路系统，其特征在于，所述具有单个或多个子系统的PCB电路系统还包括第四电容，所述第二子MCU的晶振引脚的一端与第四电容的一端连接。

5.根据权利要求1所述的一种具有单个或多个子系统的PCB电路系统，其特征在于，所述第一电容、第二电容、第三电容为耦合电容。

6.根据权利要求1所述的一种具有单个或多个子系统的PCB电路系统，其特征在于，所述晶振的频率为24MHZ。