CN219536035U - 射频功率放大器电路和射频芯片 - Google Patents

Abstract

本实用新型提供了一种射频功率放大器电路和射频芯片，射频功率放大器电路包括射频输入端、输入匹配电路、第一晶体管、偏置电路以及射频输出端，所述射频输入端连接至所述输入匹配电路的输入端，所述输入匹配电路的输出端分别连接至所述第一晶体管的基极和所述偏置电路的输出端，所述第一晶体管的发射极接地，所述第一晶体管的集电极连接至所述射频输出端，所述偏置电路包括第一电阻、第二电阻、第三电阻、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。与相关技术相比，采用本实用新型的射频功率放大器电路和射频芯片的线性好且效率高。

Description

射频功率放大器电路和射频芯片

技术领域

本实用新型涉及放大器电路领域，尤其涉及一种射频功率放大器电路和射频芯片。

背景技术

随着人类进入信息化时代，无线通信技术有了飞速发展，从手机，无线局域网，蓝牙等已成为社会生活和发展不可或缺的一部分。无线通信技术的进步离不开射频电路和微波技术的发展。目前，在无线收发系统中，射频功率放大器是重要的组成部分之一。目前，5G通信从技术上就是把对应的频段定在超高频，应用在5G通信的射频功率放大器工作在HPUE功率等级，相较于4G LTE通信的额定功率提升2dB，因此，射频功率放大器的线性和效率成为重要的设计指标。

相关技术的射频功率放大器电路包括输入匹配电路、偏置电路、射频放大晶体管以及扼流电感。如图1所示的射频功率放大器电路为相关技术中常用的一种射频功率放大器电路。其中，所述射频功率放大器电路中包括由HBT工艺制成的射频放大晶体管HBT0和扼流电感L0，其中，输入匹配电路为电容CA，偏置电路包括第一晶体管HBT1、第二晶体管HBT2、第三晶体管HBT3、电容CB、电阻RA和电阻RB。电容CB为线性电容。第一晶体管HBT1和第二晶体管HBT2构成镜像电流源给射频放大晶体管HBT0提供偏置电流。随着射频功率的增大，射频放大晶体管HBT0的直流电流增大，且由于射频放大晶体管HBT0的自热效应以及射频放大晶体管HBT0的基极-发射极形成的二极管整流作用，射频放大晶体管HBT0的基极电位Vb0将减小，同时射频功率的一小部分会泄露到偏置电路中，经过第一晶体管HBT1后，被电容CB旁路到地，因此，Q点电位将保持不变。而泄露的功率使得第一晶体管HBT1的直流电流增大，第一晶体管HBT1的直流整流使得基极-发射极结电压的直流分量Vbe减小，由于Q点电位不变，使得射频放大晶体管HBT0的基极电位将被抬高。射频信号从射频信号输入口RFin输入，经过相关技术的射频功率放大器电路的功率放大，从射频信号输出口RFout馈送到外部的天线发射出去。

然而，相关技术的射频功率放大器电路应用在5G通信，相关技术的射频功率放大器电路为了满足高功率，在高功率下线性和效率很难满足5G通信的技术需求。

因此，实有必要提供一种新的射频功率放大器电路和射频芯片解决上述问题。

实用新型内容

针对以上现有技术的不足，本实用新型提出一种线性好且效率高的射频功率放大器电路和射频芯片。

为了解决上述技术问题，第一方面，本实用新型的实施例提供了一种射频功率放大器电路，其包括射频输入端、输入匹配电路、第一晶体管、偏置电路以及射频输出端，所述射频输入端连接至所述输入匹配电路的输入端，所述输入匹配电路的输出端分别连接至所述第一晶体管的基极和所述偏置电路的输出端，所述第一晶体管的发射极接地，所述第一晶体管的集电极连接至所述射频输出端，

所述偏置电路包括第一电阻、第二电阻、第三电阻、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容；

所述第一电阻的第一端用于连接至参考电压；

所述第一电阻的第二端分别连接至所述第二晶体管的基极、所述第三晶体管的基极、所述第三晶体管的集电极以及所述第一电容的第一端；所述第一电容的第二端接地；

所述第三晶体管的发射极分别连接至所述第四晶体管的基极和所述第四晶体管的集电极；所述第四晶体管的发射极接地；

所述第二晶体管的集电极用于连接至第一电源电压；

所述第二晶体管的发射极分别连接至所述第二电阻的第一端和所述第三电阻的第一端；

所述第二电阻的第二端分别连接至所述第五晶体管的基极和所述第五晶体管的集电极；所述第五晶体管的发射极接地；

所述第三电阻的第二端作为所述偏置电路的输出端。

优选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第五晶体管均为NPN型双极性晶体管。

优选的，所述输入匹配电路为第二电容构成，所述第二电容的第一端作为所述输入匹配电路的输入端，所述第二电容的第二端作为所述输入匹配电路的输出端。

优选的，所述射频功率放大器电路还包括第一电感，所述第一电感的第一端用于连接至第二电源电压，所述第一电感的第二端分别连接至所述第一晶体管的集电极和所述射频输出端。

第二方面，本实用新型的实施例还提供了一种射频芯片，所述射频芯片包括如本实用新型的实施例提供上述的射频功率放大器电路。

与相关技术相比，本实用新型的射频功率放大器电路和射频芯片通过在所述偏置电路上增加设置第二电阻和第五晶体管，在5G高功率的应用时，随着所述射频输出端的射频功率的增大，所述射频输出端的射频功率的一小部分泄露到所述偏置电路中，具体为经过所述第二晶体管后，被所述第一电容旁路到地，泄露的射频功率使得第二晶体管的直流电流增大，导致所述第一晶体管的基极的电位被抬高，这时所述第五晶体管处于导通态，并且与所述第二电阻形成一个由所述第二晶体管到地的通路；该通路相当于所述偏置电路的内阻变小，可以将所述偏置电路等效成理想电压源，可以导致所述偏置电路对负载阻抗的变化的敏感性降低，使得整个所述偏置电路基带内阻变小抑制记忆效应，从而能够降低记忆效应造成的所述射频输出端输出信号的邻信道功率泄漏比(Adjacent Channel LeakageRatio，ACLR)的恶化和邻信道功率比(Adjacent Channel Power Ratio，ACPR)不对称性，使得失真减小而提升整个射频链路的性能。因此，实现本实用新型的射频功率放大器电路和射频芯片电路的线性好且效率高。

附图说明

下面结合附图详细说明本实用新型。通过结合以下附图所作的详细描述，本实用新型的上述或其他方面的内容将变得更清楚和更容易理解。附图中,

图1为相关技术的射频功率放大器电路的电路结构图；

图2为本实用新型实施例的射频功率放大器电路的电路结构图；

图3为本实用新型实施例的射频功率放大器电路的邻信道功率比与输出功率关系曲线图；

图4为本实用新型实施例的射频功率放大器电路的Icc与输出功率关系曲线图。

具体实施方式

下面结合附图详细说明本实用新型的具体实施方式。

在此记载的具体实施方式/实施例为本实用新型的特定的具体实施方式，用于说明本实用新型的构思，均是解释性和示例性的，不应解释为对本实用新型实施方式及本实用新型范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本实用新型的保护范围之内。

本实用新型提供一种射频功率放大器电路100。

请参考图2所示，图2为本实用新型实施例的射频功率放大器电路100的电路结构图。

具体的，所述射频功率放大器电路100包括射频输入端RFin、输入匹配电路1、第一晶体管Q1、偏置电路2以及射频输出端RFout。

所述射频功率放大器电路100的内部电路连接关系为：

所述射频输入端RFin连接至所述输入匹配电路1的输入端。所述输入匹配电路1的输出端分别连接至所述第一晶体管Q1的基极和所述偏置电路2的输出端。所述第一晶体管Q1的发射极接地GND。所述第一晶体管Q1的集电极连接至所述射频输出端RFout。

本实施例中，所述输入匹配电路1为第二电容C2构成。其中，所述第二电容C2的第一端作为所述输入匹配电路1的输入端。所述第二电容C2的第二端作为所述输入匹配电路1的输出端。

本实施例中，所述第一晶体管Q1为NPN型双极性晶体管。当然，不限于此，所述第一晶体管Q1还可以为PNP型双极性晶体管，所述射频功率放大器电路100的电路结构可以根据PNP型双极性晶体管进行相应调整，在此，不作详细赘述。

所述偏置电路2包括第一电阻R1、第二电阻R2、第三电阻R3、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管Q5以及第一电容C1。

本实施例中，所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4以及所述第五晶体管Q5均为NPN型双极性晶体管。当然，不限于此，所述第二晶体管Q2、所述第三晶体管Q3、所述第四晶体管Q4以及所述第五晶体管Q5还可以均为PNP型双极性晶体管，所述偏置电路2的电路结构可以根据PNP型双极性晶体管进行相应调整，在此，不作详细赘述。

所述偏置电路2的内部电路连接关系为：

所述第一电阻R1的第一端用于连接至参考电压Vref。

所述第一电阻R1的第二端分别连接至所述第二晶体管Q2的基极、所述第三晶体管Q3的基极、所述第三晶体管Q3的集电极以及所述第一电容C1的第一端。所述第一电容C1的第二端接地GND。

所述第三晶体管Q3的发射极分别连接至所述第四晶体管Q4的基极和所述第四晶体管Q4的集电极。所述第四晶体管Q4的发射极接地GND。

所述第二晶体管Q2的集电极用于连接至第一电源电压Vbatt。

所述第二晶体管Q2的发射极分别连接至所述第二电阻R2的第一端和所述第三电阻R3的第一端。

所述第二电阻R2的第二端分别连接至所述第五晶体管Q5的基极和所述第五晶体管Q5的集电极。所述第五晶体管Q5的发射极接地GND。

所述第三电阻R3的第二端作为所述偏置电路2的输出端。

所述偏置电路2的电路原理为：

所述第一电容C1为线性电容。所述第二晶体管Q2和所述第三晶体管Q3构成镜像电流源给所述第一晶体管Q1提供偏置电流。在5G高功率的应用时，随着所述射频输入端RFin的射频功率的增大，所述第一晶体管Q1的直流电流增大，且由于所述第一晶体管Q1的自热效应以及所述第一晶体管Q1的基极-发射极形成的二极管整流作用，所述第一晶体管Q1的基极电位Vb0将减小，同时所述射频输入端RFin的射频功率的一小部分泄露到所述偏置电路2中，具体为经过所述第二晶体管Q2后，被所述第一电容C1旁路到地GND。因此，P点电位将保持不变。而泄露的射频功率使得第二晶体管Q2的直流电流增大，第二晶体管Q2的直流整流使得基极-发射极结电压的直流分量Vbe减小，由于P点电位不变，使得所述第一晶体管Q1的基极电位将被抬高。由于所述偏置电路2设置所述第二电阻R2和所述第五晶体管Q5。这时第五晶体管Q5处于导通态，并且与所述第二电阻R2形成一个由所述第二晶体管Q2到地GND的通路；该通路相当于所述偏置电路2的内阻变小，可以将所述偏置电路2等效成理想电压源，可以导致所述偏置电路2对负载阻抗的变化的敏感性降低，使得整个所述偏置电路2基带内阻变小抑制记忆效应，从而能够降低记忆效应造成的所述射频输出端RFout输出信号的邻信道功率泄漏比(Adjacent Channel Leakage Ratio，ACLR)的恶化和邻信道功率比(Adjacent Channel Power Ratio，ACPR)不对称性，使得失真减小而提升整个射频链路的性能。射频信号从射频信号输入口RFin输入，经过相关技术的射频功率放大器电路的功率放大，从射频信号输出口RFout馈送到外部的天线发射出去。

本实施例中，所述射频功率放大器电路100还包括第一电感L1。其中，所述第一电感L1的第一端用于连接至第二电源电压VCC。所述第一电感L1的第二端分别连接至所述第一晶体管Q1的集电极和所述射频输出端RFout。

为了验证所述射频功率放大器电路100可提升线性和效率，通过电路仿真进行验证。仿真的结果请同时参考图3至图4所示，图3为本实用新型实施例的射频功率放大器电路100的邻信道功率比ACPR与输出功率Power Date关系曲线图；图4为本实用新型实施例的射频功率放大器电路100的Icc与输出功率Power Date关系曲线图。其中，Icc为所述第一晶体管Q1的直流电流。

如图3的直线m1为输出功率Power Date数值为18.364。在输出功率Power Date在28.689的情况下点m11和点m12的邻信道功率比ACPP的值分别为-52.086和-52.407。点m11和点m12的邻信道功率比ACPP的差值为-0.321，因此，邻信道功率泄漏比ACLR较小。

如图3的直线m2为输出功率Power Date数值为28.689。在输出功率Power Date在28.689的情况下点m21和点m22的邻信道功率比ACPP的值分别为-45.772和-45.978。点m21和点m22的邻信道功率比ACPP的差值为-0.206，因此，邻信道功率泄漏比ACLR较小。

由图3的邻信道功率比ACPP的值可以得出：本实用新型的射频功率放大器电路的线性好。

如图4的直线m3为输出功率Power Date数值为29.250。在输出功率Power Date在29.250的情况下点m31的Icc值为0.922。

由图4的Icc值可以得出：本实用新型的射频功率放大器电路的效率高。

本实用新型的实施例还提供一种射频芯片。所述射频芯片包括所述射频功率放大器电路100。

本实用新型实施例提供的所述射频芯片能够实现所述射频功率放大器电路100实施例中的各个实施方式，以及相应有益效果，为避免重复，这里不再赘述。

需要指出的是，本实用新型采用的相关电路模块、电阻、电容、电感及晶体管均为本领域常用的电路模块、元器件，对应的具体的指标和参数根据实际应用进行调整，在此，不作详细赘述。

与相关技术相比，本实用新型的射频功率放大器电路和射频芯片通过在所述偏置电路上增加设置第二电阻和第五晶体管，在5G高功率的应用时，随着所述射频输出端的射频功率的增大，所述射频输出端的射频功率的一小部分泄露到所述偏置电路中，具体为经过所述第二晶体管后，被所述第一电容旁路到地，泄露的射频功率使得第二晶体管的直流电流增大，导致所述第一晶体管的基极的电位被抬高，这时所述第五晶体管处于导通态，并且与所述第二电阻形成一个由所述第二晶体管到地的通路；该通路相当于所述偏置电路的内阻变小，可以将所述偏置电路等效成理想电压源，可以导致所述偏置电路对负载阻抗的变化的敏感性降低，使得整个所述偏置电路基带内阻变小抑制记忆效应，从而能够降低记忆效应造成的所述射频输出端输出信号的邻信道功率泄漏比(Adjacent Channel LeakageRatio，ACLR)的恶化和邻信道功率比(Adjacent Channel Power Ratio，ACPR)不对称性，使得失真减小而提升整个射频链路的性能。因此，实现本实用新型的射频功率放大器电路和射频芯片电路的线性好且效率高。

需要说明的是，以上参照附图所描述的各个实施例仅用以说明本实用新型而非限制本实用新型的范围，本领域的普通技术人员应当理解，在不脱离本实用新型的精神和范围的前提下对本实用新型进行的修改或者等同替换，均应涵盖在本实用新型的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (5)

1.一种射频功率放大器电路，其包括射频输入端、输入匹配电路、第一晶体管、偏置电路以及射频输出端，所述射频输入端连接至所述输入匹配电路的输入端，所述输入匹配电路的输出端分别连接至所述第一晶体管的基极和所述偏置电路的输出端，所述第一晶体管的发射极接地，所述第一晶体管的集电极连接至所述射频输出端，其特征在于，

所述偏置电路包括第一电阻、第二电阻、第三电阻、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容；

所述第一电阻的第一端用于连接至参考电压；

所述第一电阻的第二端分别连接至所述第二晶体管的基极、所述第三晶体管的基极、所述第三晶体管的集电极以及所述第一电容的第一端；所述第一电容的第二端接地；

所述第三晶体管的发射极分别连接至所述第四晶体管的基极和所述第四晶体管的集电极；所述第四晶体管的发射极接地；

所述第二晶体管的集电极用于连接至第一电源电压；所述第二晶体管的发射极分别连接至所述第二电阻的第一端和所述第三电阻的第一端；

所述第二电阻的第二端分别连接至所述第五晶体管的基极和所述第五晶体管的集电极；所述第五晶体管的发射极接地；

所述第三电阻的第二端作为所述偏置电路的输出端。

2.根据权利要求1所述的射频功率放大器电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第五晶体管均为NPN型双极性晶体管。

3.根据权利要求1所述的射频功率放大器电路，其特征在于，所述输入匹配电路为第二电容构成，所述第二电容的第一端作为所述输入匹配电路的输入端，所述第二电容的第二端作为所述输入匹配电路的输出端。

4.根据权利要求1所述的射频功率放大器电路，其特征在于，所述射频功率放大器电路还包括第一电感，所述第一电感的第一端用于连接至第二电源电压，所述第一电感的第二端分别连接至所述第一晶体管的集电极和所述射频输出端。

5.一种射频芯片，其特征在于，所述射频芯片包括如权利要求1-4中任意一项所述的射频功率放大器电路。