CN219499223U - 一种具有补偿的自举电路 - Google Patents
一种具有补偿的自举电路 Download PDFInfo
- Publication number
- CN219499223U CN219499223U CN202320456047.3U CN202320456047U CN219499223U CN 219499223 U CN219499223 U CN 219499223U CN 202320456047 U CN202320456047 U CN 202320456047U CN 219499223 U CN219499223 U CN 219499223U
- Authority
- CN
- China
- Prior art keywords
- bootstrap
- igbt
- diode
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Power Conversion In General (AREA)
Abstract
本实用新型涉及电荷泵电路技术领域,具体为一种具有补偿的自举电路,其能够实现自举电容的充电补偿,保证IGBT驱动正常,器件不会损坏,其包括反馈补充模块和自举模块,自举模块中上桥模块和下桥模块分别包括上桥驱动和上桥IGBT、下桥驱动和下桥IGBT,反馈补充模块中比较器U1的反相输入端连接自举电容C和自举二极管D、正相输入端连接电阻R1一端和电阻R2一端,电阻R1另一端连接电源VCC,比较器U1的输出端连接三极管Q1的基极,三极管Q1的集电极连接驱动电源VDD、发射极连接三极管Q2的发射极,三极管Q2的基极连接上桥驱动的输出端、集电极连接电阻R3一端和或门U2的一个输入端,或门U2的另一个输入端连接下桥驱动的输出端,或门U2的输出端连接下桥IGBT。
Description
技术领域
本实用新型涉及电荷泵电路技术领域,具体为一种具有补偿的自举电路。
背景技术
现有典型的自举电路架构如图1所示。下桥IGBT(L)导通周期将Vs的电位拉低到地N,VDD通过自举电阻R和自举二极管D给自举电容C充电,透过电容C在VB和Vs之间形成一个悬浮电源给上桥驱动供电,待上桥IGBT(H)导通周期使用。上桥自举电容C充电动作电路图如图2所示,时序图如图3所示。
由于自举电容C通常在驱动信号交互替换时进行充电,在信号停滞阶段、或载波周期长条件,电容压降因内阻、静态电流的影响将逐渐降低,电容充电时间t2、放电时间t1和电压dv变化的关系图如图4所示,如无任何补偿情况下,过低的电压对IGBT驱动有不良影响,特性将决定工作温度的升高或将减少使用寿命,长期发热导致器件损坏。
发明内容
为了解决现有自举电路中自举电容电压不足,影响IGBT驱动,器件容易损坏的问题,本实用新型提供了一种具有补偿的自举电路,其能够实现自举电容的充电补偿,保证IGBT驱动正常,器件不会损坏。
其技术方案是这样的:一种具有补偿的自举电路,其包括自举模块,所述自举模块包括驱动电源VDD、自举限流电阻R,自举二极管D,自举电容C、上桥模块和下桥模块,所述上桥模块和所述下桥模块分别包括上桥驱动和上桥IGBT、下桥驱动和下桥IGBT,其特征在于,其还包括反馈补偿模块,所述反馈补偿模块包括比较器U1,所述比较器U1的反相输入端连接所述自举电容C和自举二极管D、正相输入端连接电阻R1一端和电阻R2一端,所述电阻R1另一端连接电源VCC,所述比较器U1的输出端连接三极管Q1的基极,所述三极管Q1的集电极连接所述驱动电源VDD、发射极连接三极管Q2的发射极,所述三极管Q2的基极连接所述上桥驱动的输出端、集电极连接电阻R3一端和或门U2的一个输入端,所述或门U2的另一个输入端连接所述下桥驱动的输出端,所述或门U2的输出端连接所述下桥IGBT,所述电阻R2另一端和所述电阻R3另一端均接地。
其进一步特征在于,所述或门U2包括并联的二极管D1和二极管D2,所述二极管D1的阳极和所述二极管D2的阳极分别为所述或门U2的两个输入端,所述二极管D1的阴极和所述二极管D2的阴极相连后连接电阻R0一端,且该节点为所述或门U2的输出端,所述电阻R0另一端连接数字地Vss。
采用本实用新型后,增加了反馈补偿模块,根据自举电容的电压与上桥驱动的最小电压进行比较后选择三极管是否导通,当自举电容电压过低时导通,利用上桥驱动信号与下桥驱动信号经过逻辑或门控制下桥IGBT开通,对自举电容进行充电,利用自举电容的反馈信号来实现电压充电补偿,保证了IGBT驱动正常运行,减少发热,提高器件的使用寿命。
附图说明
图1为现有自举电路原理图;
图2为自举电容C充电动作电路图;
图3为自举电容C充电动作时序图;
图4为本实用新型电路原理图;
图5为反馈补偿模块原理图;
图6为电容充电时间t2、放电时间t1和电压dv变化的关系图;
图7为自举电容Vc和补偿控制电路时序图;
图8为或门逻辑原理图。
具体实施方式
见图4,图5所示,一种具有补偿的自举电路,其包括自举模块和反馈补偿模块,自举模块包括驱动电源VDD、自举限流电阻R,自举二极管D,自举电容C、上桥模块和下桥模块,上桥模块和下桥模块分别包括上桥驱动和上桥IGBT、下桥驱动和下桥IGBT,反馈补偿模块包括比较器U1,比较器U1的反相输入端连接自举电容C和自举二极管D、正相输入端连接电阻R1一端和电阻R2一端,电阻R1另一端连接电源VCC,比较器U1的输出端连接三极管Q1的基极,三极管Q1的集电极连接驱动电源VDD、发射极连接三极管Q2的发射极,三极管Q2的基极连接上桥驱动的输出端、集电极连接电阻R3一端和或门U2的一个输入端,或门U2的另一个输入端连接下桥驱动的输出端,或门U2的输出端连接下桥IGBT,电阻R2另一端和电阻R3另一端均接地。
当自举电容C电压Vc小于IGBT驱动建议最低电压Vlimit时,比较器U1的输出高电平使得三极管Q1、Q2进入饱和,下桥IGBT(L)开通,自举电容C进行充电。
当自举电容C电压Vc等于IGBT驱动正常工作电压VDD时,比较器U1的输出低电平使得三极管Q1、Q2进入截止,下桥IGBT(L)关闭,自举电容C结束充电。
侦测自举电容C电压过低,补偿电路时的动作回路和时序如图2和图3所示:
分压电阻包含R1、R2,其中电阻R1一端接控制电源VCC,电阻R2一端接共地N,电阻R1和电阻R2串接,分压值选择,使得Vlimit为IGBT驱动建议电压的最低值。
使得;
比较器U1的正相输入端接电阻R1和电阻R2串接点的Vlimit为基准信号;负端接自举电容C的压降Vc值为模拟信号,使得Vc<Vlimit,比较器U1输出U1.Vo为高电平,反之Vc=VDD时低电平。
使得;
三极管包含NPN三极管Q1和PNP三极管Q2,三极管Q1的集电极对电源VDD串接,基极和比较器U1的输出对接,发射极和三极管Q2的发射极对接;三极管Q2的发射极和三极管Q1的发射极对接,基极和上桥驱动HVIC的输出信号OUT对接,集电极串接一电阻R3,电阻R3另一端对地N对接。
或门(OR Gate)逻辑闸U2,输入I0和I1各对接三极管Q2的集电极和下桥驱动LVIC的输出OUT,输出则对接到下桥IGBT(L)的门极输入。
自举电路的电容有最小导通/关断脉宽的限定,电容容值由下述决定,使得;
t1:上桥IGBT(H)的最大导通脉宽,I:上桥驱动电路消耗电流(与温度和频率有关),dv:允许的跌落电压。
自举电路充电动作时,下桥IGBT最小导通时间t2,设计能够将上桥导通期间放电电压△V再次充满的R、C时间常数。
使得;
t2:下桥IGBT(L)的最小导通脉宽,C:自举电容,VDD:上、下桥驱动电源(一般15-18V),Vlimit:上桥驱动电源的最小建议电压(一般13.5-14V)。
t2时间在2-3us之间,在侦测补偿电路运放、三极管Q1/Q2和或门器件选择应不低于10Mhz带宽。
上桥开通时间t1和下桥开通时间t2,与自举电容C的压降时序如图6所示。控制电源VCC通过电阻R1、R2分压得出的Vlimit值,此电压是根据IGBT规格书的(门极电压-开关损耗)特性曲线得出最低建议值。
自举电容C的压降Vc和Vlimit通过比较器U1进行比较,自举电容的选型要求低感值类型,避免高频信号导致的阻抗效应。且比较器选型得有内部窗口型的电路,避免输出发生震荡。
三极管Q1和Q2串接。设计在于三极管Q1进行互锁保护功能,避免上下桥驱动同时导通损坏IGBT。且电压信号由控制小信号VCC升高至驱动大信号VDD放大。VCC信号幅值+3.3~5.0V范围,VDD信号+15~18V范围。
或门U2,输入对接LVIC下桥驱动信号和自举电容电压偏低信号,输出对接下桥IGBT(L)的门级输入。或门逻辑(OR Gate)输出是集电极开路(OC)型,工作电压最高20V的TTL输入,带宽不低于10MHz技术参数要求。
在上桥驱动HVIC开通期间,自举电容C上的压降逐渐减低,由原来充满电的VDD,经过导通开始到结束的时间t1,电容持续放电,Vc电压降到(VDD-dv)。如图6的t1所示;
在下桥驱动LVIC开通期间,上桥驱动Vs因为下桥IGBT(L)开通,使得Vs=N。
VDD经过自举电阻R、自举二极管D、下桥IGBT(L)到N,对自举电容C进行充电,充电时间t2。如图6的t2所示;
根据PWM载波,当△T1周期长,△T2周期短,放电时间长,充电时间短,Vc的电压达不到VDD,持续低压运行对上桥的IGBT(H)会造成温度上升不良影响。没有持续充电结果,导致上桥的驱动电压逐渐减少,如图3所示;
本申请的补偿电路,在自举电容C电压过低时,回路侦测到Vc<Vlimit,同时上桥HVIC停止驱动周期,回路输出让下桥IGBT(L)开通,进行自举电容充电,周期直到Vc=VDD停止充电。
电阻R1、R2的选择,阻值尽量不低于10K欧姆,减少分压对后级的阻抗效应,优选为10-100K欧姆区间。电阻R1、R2精度选择±1%以上,避免分压后的误差,优选精度区间±0.5%-±0.1%。Vlimit值按IGBT规格书的(门级电压-温升曲线)选取R1、R2和VCC之间的分配关系。一般规格书建议值在+13.5-14.5V区间。
比较器U1,优选电压窗口类型,内部两个阈值既能消除输入两端的差模波动,引起的输出震荡,也能对电源抑制比的影响有效降低,阈值的规格选择500-1000mV。最后在比较器的速度规格、响应时间要求,上升的Tr不高于200ps,下升的Tf不高于150ps。
三极管Q1和Q2,组成推挽式结构,需要满足设计工作在饱和区、截止区。带宽不低于10MHz,优选100Mhz。
如图8所示,见图8所示,或门U2包括并联的二极管D1和二极管D2,二极管D1的阳极和二极管D2的阳极分别为或门U2的两个输入端,二极管D1的阴极和二极管D2的阴极相连后连接电阻R0一端,且该节点为或门U2的输出端,电阻R0另一端连接数字地Vss。可满足工作电压+16-18V和带宽10Mz不低于的限制。除了上述二极管形式外,还可以采用CMOS逻辑、TTL逻辑等。
在各信号和压降的逻辑关系如下表所示,搭配时序关系如图7所示;
Claims (2)
1.一种具有补偿的自举电路,其包括自举模块,所述自举模块包括驱动电源VDD、自举限流电阻R,自举二极管D,自举电容C、上桥模块和下桥模块,所述上桥模块和所述下桥模块分别包括上桥驱动和上桥IGBT、下桥驱动和下桥IGBT,其特征在于,其还包括反馈补偿模块,所述反馈补偿模块包括比较器U1,所述比较器U1的反相输入端连接所述自举电容C和自举二极管D、正相输入端连接电阻R1一端和电阻R2一端,所述电阻R1另一端连接电源VCC,所述比较器U1的输出端连接三极管Q1的基极,所述三极管Q1的集电极连接所述驱动电源VDD、发射极连接三极管Q2的发射极,所述三极管Q2的基极连接所述上桥驱动的输出端、集电极连接电阻R3一端和或门U2的一个输入端,所述或门U2的另一个输入端连接所述下桥驱动的输出端,所述或门U2的输出端连接所述下桥IGBT,所述电阻R2另一端和所述电阻R3另一端均接地。
2.根据权利要求1所述的一种具有补偿的自举电路,其特征在于,所述或门U2包括并联的二极管D1和二极管D2,所述二极管D1的阳极和所述二极管D2的阳极分别为所述或门U2的两个输入端,所述二极管D1的阴极和所述二极管D2的阴极相连后连接电阻R0一端,且该节点为所述或门U2的输出端,所述电阻R0另一端连接数字地Vss。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320456047.3U CN219499223U (zh) | 2023-03-10 | 2023-03-10 | 一种具有补偿的自举电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320456047.3U CN219499223U (zh) | 2023-03-10 | 2023-03-10 | 一种具有补偿的自举电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219499223U true CN219499223U (zh) | 2023-08-08 |
Family
ID=87514577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320456047.3U Active CN219499223U (zh) | 2023-03-10 | 2023-03-10 | 一种具有补偿的自举电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219499223U (zh) |
-
2023
- 2023-03-10 CN CN202320456047.3U patent/CN219499223U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320768B1 (en) | Power supply pulse width modulation (PWM) control system | |
WO2016015566A1 (zh) | 软启动方法及电路 | |
US5311069A (en) | Driver circuitry for commutated inductive loads | |
US4698525A (en) | Buffered Miller current compensating circuit | |
US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
WO2015033444A1 (ja) | バッファ回路 | |
CN219499223U (zh) | 一种具有补偿的自举电路 | |
US5550501A (en) | Current buffer circuit with enhanced response speed to input signal | |
EP0962050B1 (en) | Output stage with self-calibrating slew rate control | |
CN116232053A (zh) | 一种具有补偿的自举电路 | |
CN113261201B (zh) | 用于优化共栅共源放大器关闭的装置 | |
EP0046498B1 (en) | Bootstrapped driver circuit | |
CN217282893U (zh) | 点火装置及其脉宽调制电路 | |
US9246440B2 (en) | Differential amplifier | |
CN113746312B (zh) | 一种双极工艺开关电源的限流保护电路 | |
JP3704856B2 (ja) | 負荷駆動回路 | |
CN115102384A (zh) | 软启动控制电路及其控制方法和供电电路 | |
CN115189683A (zh) | 用于低边nmos管的驱动电路以及电子设备 | |
US5821735A (en) | Accumulator charging circuit | |
US6903577B2 (en) | Delay circuit | |
JP4179020B2 (ja) | コンパレータ回路 | |
JPH02305220A (ja) | Bi―cmos回路 | |
EP1248371A1 (en) | A converter for converting the level of differential signals | |
JPH07193484A (ja) | ソース終了送信線ドライバ | |
Parillo et al. | Design and analysis of a voltage controlled current source gate driver for an IGBT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |