CN219320525U - 半导体封装结构 - Google Patents
半导体封装结构 Download PDFInfo
- Publication number
- CN219320525U CN219320525U CN202320287529.0U CN202320287529U CN219320525U CN 219320525 U CN219320525 U CN 219320525U CN 202320287529 U CN202320287529 U CN 202320287529U CN 219320525 U CN219320525 U CN 219320525U
- Authority
- CN
- China
- Prior art keywords
- chip
- photonic chip
- optical
- photonic
- integrated waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本实用新型提出了一种半导体封装结构,包括:相邻设置的第一光子芯片和第二光子芯片,第一光子芯片和第二光子芯片的应用波长不同;集成波导桥接结构,设置于第一光子芯片和第二光子芯片之间,用于传输光信号且分别与第一光子芯片和第二光子芯片光耦合。即,通过采用集成波导桥接结构桥接应用不同波长光信号的第一光子芯片和第二光子芯片,相对于利用光纤桥接可缩短光信号传输路径,而相对在基板上涂布聚合物波导则可以根据实际产品需要自由组装,灵活度和良率皆更高。尤其,当所要桥接的两个光子芯片应用的光信号波长不同时,采用提前封装好的集成波导桥接结构进行桥接可减少制程复杂度,提高产品良率。
Description
技术领域
本实用新型涉及半导体封装技术领域,具体涉及一种半导体封装结构。
背景技术
硅光子(Silicon-Photonics)封装结构因为有着高速传输、低功耗等特点,而具有相当潜力的应用场景,可应用在光通讯相关领域,比如服务器,激光雷达(l idar)等。硅光子结构中可能包括不同光子芯片(PIC,Photonic Integrated Circuit Chip),且不同硅光子芯片一般为水平并排(Side by side)设置,且不同硅光子芯片之间需要传输光信号,目前已有一种方式是用光纤(fiber)在水平并排设置的不同光子芯片之间做桥接,还有一种方式是在硅光子封装结构的基板上涂布聚合物波导(Polymer waveguide),以实现在水平并排设置的不同光子芯片间的光信号传输。硅光子芯片水平并排设置使得硅光子结构占用面积较大,光信号传输路径较长,且当硅光子芯片数量较多时,若采用光纤进行桥接将导致光纤布置复杂,增加制作难度。而在基板上涂布聚合物波导的方式良率较低。
实用新型内容
本实用新型提出了一种半导体封装结构,包括:相邻设置的第一光子芯片和第二光子芯片,所述第一光子芯片和所述第二光子芯片的应用波长不同;集成波导桥接结构,设置于所述第一光子芯片和所述第二光子芯片之间,用于传输光信号且分别与所述第一光子芯片和所述第二光子芯片光耦合。
在一些可选的实施方式中,所述半导体封装结构还包括设置于所述集成波导桥接结构与所述第一光子芯片间的第一光连接件和第二光连接件,及设置于所述集成波导桥接结构与所述第二光子芯片间的第三光连接件和第四光连接件,所述第一光连接件和所述第二光连接件的直径或距离与第三光连接件和第四光连接件的直径或距离不同。
在一些可选的实施方式中,所述集成波导桥接结构具有光连接所述第一光子芯片的第一波导层。
在一些可选的实施方式中,所述集成波导桥接结构还具有相反于所述第一波导层的第二波导层,以及光连接所述第一波导层和所述第二波导层的桥接硅通孔。
在一些可选的实施方式中,所述半导体封装结构还包括:第三光子芯片,设置于所述第二光子芯片上方,且与所述第一光子芯片并排设置。
在一些可选的实施方式中,所述集成波导桥接结构还包括:第三波导层,光连接所述第一光子芯片和所述第三光子芯片。
在一些可选的实施方式中,所述半导体封装结构还包括第一光纤阵列单元,第一光子芯片具有第一光连接区域和第二光连接区域,所述第一光连接区域光连接所述集成波导桥接结构,所述第二光连接区域光连接所述第一光纤阵列单元。
在一些可选的实施方式中,所述集成波导桥接结构与所述第一光纤阵列单元的应用波长不同。
在一些可选的实施方式中,所述半导体封装结构还包括光连接所述第三光子芯片和所述集成波导桥接结构的光纤。
在一些可选的实施方式中,所述半导体封装结构还包括设置于所述第二光子芯片远离所述集成波导桥接结构的表面的基板,所述基板具有基板内波导,所述集成波导桥接结构通过所述基板内波导光连接所述第二光子芯片。
如前文所述,现有硅光子封装结构中硅光子芯片水平并排设置所导致的占用面积较大,光信号传输路径较长的问题,本实用新型提出了一种半导体封装结构,包括:相邻设置的第一光子芯片和第二光子芯片,第一光子芯片和第二光子芯片的应用波长不同;集成波导桥接结构,设置于第一光子芯片和第二光子芯片之间,用于传输光信号且分别与第一光子芯片和第二光子芯片光耦合。即,通过采用集成波导桥接结构桥接应用不同波长光信号的第一光子芯片和第二光子芯片,相对于利用光纤桥接可缩短光信号传输路径,而相对在基板上涂布聚合物波导则可以根据实际产品需要自由组装,即灵活度更高,且良率更高,更适合于封装场景。尤其,当所要桥接的两个光子芯片应用的光信号波长不同时,采用提前封装好的集成波导桥接结构进行桥接可减少制程复杂度,提高产品良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1是根据本实用新型的半导体封装结构10的结构示意图;
图2为图1所示半导体封装结构10中第一矩形虚线框R1对应的局部放大结构示意图;
图3为图1所示半导体封装结构10中第二矩形虚线框R2对应的局部放大结构示意图;
图4是根据本实用新型的半导体封装结构40的结构示意图;
图5是根据本实用新型的半导体封装结构50的结构示意图。
附图标记/符号说明:
11-第一光子芯片,111-第一光连接区域,112-第二光连接区域,12-第二光子芯片,13-第三光子芯片,14-第四光子芯片,15-集成波导桥接结构,151-桥接硅通孔,152-桥接硅通孔,153-第一波导层,154-第二波导层,155-第一光学主动对准透镜,156-第二光学主动对准透镜,157-第三光学主动对准透镜,158-第四光学主动对准透镜,161-第一光连接件,162-第二光连接件,163-第三光连接件,164-第四光连接件,d1-第一光连接件161与第二光连接件162之间的垂直距离,d2-第三光连接件163与第四光连接件164之间的垂直距离,17-第一光纤阵列单元,181-第一电子芯片,1811-第一芯片内硅通孔,1812-第一电连接件,182-第二电子芯片,1821-第二芯片内硅通孔,1822-第二电连接件,19-基板,191-基板内波导,21-光纤,22-光纤,23-粘着层,R1-第一矩形虚线框,R2-第二矩形虚线框。
具体实施方式
下面结合附图和实施例说明本实用新型的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本实用新型所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关技术方案,而非对本实用新型的限定。另外,为了便于描述,附图中仅示出了与有关技术方案相关的部分。
应容易理解,本实用新型中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本实用新型可实施的范畴。
另外,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。
请参考图1,图1为根据本实用新型的一个实施例半导体封装结构10的结构示意图。
如图1所示,半导体封装结构10包括:第一光子芯片11,第二光子芯片12和集成波导桥接结构15。其中:
第一光子芯片11和第二光子芯片12的应用波长不同。
集成波导桥接结构15设置于第一光子芯片11和第二光子芯片12之间。集成波导桥接结构15可以为由不同光学元件组合而成的系统元件,用于传输光信号且分别与第一光子芯片11和第二光子芯片12光耦合。例如,集成波导桥接结构15可以以玻璃或者硅为基板,再在基板上涂布各种光折射率的物质,以形成各种波导,以实现传输光信号且分别与第一光子芯片11和第二光子芯片12光耦合。
这里,第一光子芯片11和第二光子芯片12可以是各种用于实现光电信号转换、且应用波长不同的光子芯片。
为了解释第一光子芯片11和第二光子芯片12之间的光信号传输过程,下面以第一光子芯片11传输光信号给第二光子芯片12为例进行说明,反之亦然,不再赘述。
如图1所示,第一光子芯片11为了传输光信号给第二光子芯片12,可以通过第一光子芯片11传输具有第一波长的光信号给集成波导桥接结构15,集成波导桥接结构15再通过其内部的各种光学元件的作用将第一波长的光信号转换成第二波长的光信号,并将第二波长的光信号传输给第二光子芯片12。这里,第一波长与第二波长不同。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括第一电子芯片(EIC,Electric Integrated Circuit Chip)181,设置在第一光子芯片11和第二光子芯片12之间且分别与第一光子芯片11和第二光子芯片12电连接,用于在第一光子芯片11和第二光子芯片12之间传输电信号。
为了解释第一光子芯片11和第二光子芯片12之间的电信号传输过程,下面以第一光子芯片11传输光信号给第二光子芯片12为例进行说明,反之亦然,不再赘述。
如图1所示,第一光子芯片11为了传输电信号给第二光子芯片12,可以通过第一光子芯片11传输电信号给第一电子芯片181,第一电子芯片181再将收到的电信号传输给第二光子芯片12。可选地,第一电子芯片181可包括分别设置在面对第一光子芯片11和面对第二光子芯片12的两个相对表面的第一电连接件1812,以及贯穿第一电子芯片181的第一芯片内硅通孔1811。第一电子芯片181可通过其设置在面对第一光子芯片11的表面设置的第一电连接件1812收到第一光子芯片11传输的电信号,并通过第一电子芯片181的第一芯片内硅通孔1811传输给设置在第一电子芯片181面对第二光子芯片12的表面设置的第一电连接件1812,再通过设置在第一电子芯片181面对第二光子芯片12的表面设置的第一电连接件1812传输给第二光子芯片12。
在一些可选的实施方式中,如图2和图3所示,图2和图3分别为图1所示的半导体封装结构10中第一矩形虚线框R1和第二矩形虚线框R2对应的局部放大示意图。半导体封装结构10还可以包括设置于集成波导桥接结构15与第一光子芯片11间的第一光连接件161和第二光连接件162,及设置于集成波导桥接结构15与第二光子芯片12间的第三光连接件163和第四光连接件164,第一光连接件161和第二光连接件162的直径或距离与第三光连接件163和第四光连接件164的直径或距离不同。
如图2和图3所示,第一光连接件161与第二光连接件162之间的垂直距离d1与第三光连接件163与第四光连接件164之间的垂直距离d2不同。在一些可选的实施方式中,第一光连接件161与第二光连接件162之间的垂直距离d1可以大于第三光连接件163与第四光连接件164之间的垂直距离d2。
需要说明的是,第一光连接件161和第二光连接件162可以其中一个设置在第一光子芯片11上,而另一个设置在集成波导桥接结构15上。第一光连接件161和第二光连接件162可以一个是线型波导,另一个是环形波导,也可为两个环形波导,还可以如图2所示为两个线型波导。
第三光连接件163和第四光连接件164可以其中一个设置在第二光子芯片12上,而另一个设置在集成波导桥接结构15上。第三光连接件163和第四光连接件164可以一个是线型波导,另一个是环形波导,也可为两个环形波导,还可以如图3所示为两个线型波导。
作为示例,第一光连接件161、第二光连接件162、第三光连接件163和第四光连接件164可以为光学环形谐振器。第一光连接件161和第二光连接件162用于将第一光子芯片11输出的第一波长的光信号传输给集成波导桥接结构15,第三光连接件163和第四光连接件164用于将第二光子芯片12输出的第二波长的光信号传输给集成波导桥接结构15。由于第一波长不同于第二波长,也即,第一光连接件161和第二光连接件162要传输的光信号与第三光连接件163和第四光连接件164要传输的光信号波长不同,而第一光连接件161和第二光连接件162的直径或距离与第一波长相关,第三光连接件163和第四光连接件164的直径或距离与第二波长相关,故而,第一光连接件161和第二光连接件162的直径或距离与第三光连接件163和第四光连接件164的直径或距离不同。
在一些可选的实施方式中,如图2和图3所示,第一光连接件161和第二光连接件162不同于第三光连接件163和第四光连接件164。这里,所谓不同可以是光学元件类型不同和/或大小规格不同(比如,宽度、直径、距离、形状等不同),并可实现应用不同波长光信号的第一光子芯片11和第二光子芯片12之间进行光信号传输。例如,要传递的光信号波长越长时,第一光连接件161与第二光连接件162之间的距离则越远,即第一光连接件161与第二光连接件162之间的距离与第一光连接件161与第二光连接件162所传输的光信号波长正相关。
在一些可选的实施方式中,如图1所示,集成波导桥接结构15可具有光连接第一光子芯片11的第一波导层153。
在一些可选的实施方式中,如图1所示,集成波导桥接结构15还可具有相反于第一波导层153的第二波导层154,以及光连接第一波导层153和第二波导层154的桥接硅通孔151。桥接硅通孔151内可填充有波导材料,用于在第一波导层153和第二波导层154之间传输光信号。进而,第一光子芯片11可依次通过第一波导层153、桥接硅通孔151和第二波导层154实现与第二光子芯片12之间的光信号传输。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括第三光子芯片13,设置于第二光子芯片12上方,且与第一光子芯片11并排(Side by side)设置。
在一些可选的实施方式中,如图1所示,集成波导桥接结构15可用于支撑第一光子芯片11和第三光子芯片13。即,第一光子芯片11和第三光子芯片13可以固定于集成波导桥接结构15之上。
在一些可选的实施方式中,如图1所示,集成波导桥接结构15还可以具有第三波导层,第三波导层光连接第一光子芯片11和第三光子芯片13。需要说明的是,第三波导层可以如图1所示,与光连接第一光子芯片11的第一波导层153相同,第三波导层也可以与光连接第一光子芯片11的第一波导层153不同,即,第三波导层也可为单独的波导层。
可以理解的是,若第一光子芯片11和第三光子芯片13的应用光信号波长不同,集成波导桥接结构15可以将第一光子芯片11所应用的第一波长的光信号转换成第三光子芯片13所应用的第三波长的光信号。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括第一光纤阵列单元(FAU,Fiber Array Unit)17,第一光子芯片11可具有第一光连接区域111和第二光连接区域112,第一光连接区域111光连接集成波导桥接结构15,第二光连接区域112光连接第一光纤阵列单元17。第一光纤阵列单元17可以采用各种实现方式与第一光子芯片11光耦合,进而通过第一光纤阵列单元17可以实现第一光子芯片11与外界之间的光信号传输。
可选地,集成波导桥接结构15与第一光纤阵列单元17的应用波长可以不同。
需要说明的是,第三光子芯片13远离第二光子芯片12的区域也可连接第三光纤阵列单元(图1中未示出),第三光纤阵列单元可以采用各种实现方式与第三光子芯片13光耦合,进而通过第三光纤阵列单元可以实现第三光子芯片13与外界之间的光信号传输。
可选地,第二光子芯片12远离集成波导桥接结构15的区域也可以连接第二光纤阵列单元(图1中未示出),第二光纤阵列单元可以采用各种实现方式与第二光子芯片12光耦合,进而通过第二光纤阵列单元可以实现第二光子芯片12与外界之间的光信号传输。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括第四光子芯片14,设置于第三光子芯片13下方且与第二光子芯片12并排设置。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括第二电子芯片182,设置在第三光子芯片11和第四光子芯片14之间且分别与第三光子芯片13和第四光子芯片14电连接,用于在第三光子芯片13和第四光子芯片14之间传输电信号。
为了解释第三光子芯片13和第四光子芯片14之间的电信号传输过程,下面以第三光子芯片13传输光信号给第四光子芯片14为例进行说明,反之亦然,不再赘述。
如图1所示,第三光子芯片13为了传输电信号给第四光子芯片14,可以通过第三光子芯片13传输电信号给第二电子芯片182,第二电子芯片182再将收到的电信号传输给第四光子芯片14。可选地,第二电子芯片182可包括分别设置在面对第三光子芯片13和面对第四光子芯片14的两个相对表面的第二电连接件1822,以及贯穿第二电子芯片182的第二芯片内硅通孔1821。第二电子芯片182可通过其设置在面对第三光子芯片13的表面设置的第二电连接件1822收到第三光子芯片13传输的电信号,并通过第二电子芯片182的第二芯片内硅通孔1821传输给设置在第二电子芯片182面对第四光子芯片14的表面设置的第二电连接件1822,再通过设置在第二电子芯片182面对第四光子芯片184的表面设置的第二电连接件1822传输给第四电子芯片14。
在一些可选的实施方式中,如图1所示,第四光子芯片14远离集成波导桥接结构15的区域也可以连接第四光纤阵列单元(图1中未示出),第四光纤阵列单元可以采用各种实现方式与第四光子芯片14光耦合,进而通过第四光纤阵列单元可以实现第四光子芯片14与外界之间的光信号传输。
第二波导层154可以光连接第二光子芯片12和第四光子芯片14。可以理解的是,若第二光子芯片12和第四光子芯片14的应用光信号波长不同,集成波导桥接结构15可以将第二光子芯片12所应用的第二波长的光信号转换成第四光子芯片14所应用的第四波长的光信号。
如此,第一光子芯片11可以依次通过第一波导层153、桥接硅通孔151、第二波导层154与第二光子芯片12之间实现光信号传输,通过第一波导层153与第三光子芯片13之间实现光信号传输,以及依次通过第一波导层153、桥接硅通孔151和第二波导层154与第四光子芯片14之间实现光信号传输。
第二光子芯片12可以通过第二波导层154与第四光子芯片14之间实现光信号传输,以及可以依次通过第二波导层154、桥接硅通孔152及第一波导层153与第三光子芯片13之间实现光信号传输。
第三光子芯片13可以依次通过第一波导层153、桥接硅通孔152及第二波导层154与第四光子芯片14之间实现光信号传输。
在一些可选的实施方式中,半导体封装结构10还可以包括基板19,基板19具有相对的第一表面19a和第二表面19b,第二光子芯片12设置于基板19的第一表面19a。
可选地,当半导体封装结构10还包括如图1所示的第四光子芯片14时,第四光子芯片14也可与第二光子芯片12并排设置于基板19同一表面。
在一些可选的实施方式中,如图1所示,半导体封装结构10还可以包括粘着层23,设置在第一光子芯片11和集成波导桥接结构15之间,用于连接第一光子芯片11和集成波导桥接结构15。可选地,粘着层23还可以设置于第二光子芯片12和集成波导桥接结构15之间、第三光子芯片13和集成波导桥接结构15之间,或者第四光子芯片14和集成波导桥接结构15之间。
下面参考图4,图4是根据本实用新型的半导体封装结构40的结构示意图。图4中示出的半导体封装结构40类似于图1中所示的半导体封装结构10,不同之处在于:半导体封装结构40还可以包括光连接第三光子芯片13和集成波导桥接结构15的光纤21。
在一些可选的实施方式中,如图4所示,半导体封装结构40还可以包括光连接第一光子芯片11和集成波导桥接结构15的光纤22。在一些可选的实施方式中,半导体封装结构40内基板19可具有基板内波导191。集成波导桥接结构15可通过基板19内的波导191连接第二光子芯片12或第四光子芯片14,进而第二光子芯片12和第四光子芯片14之间可通过基板内波导191实现水平方向的光信号传输。
下面参考图5,图5是根据本实用新型的半导体封装结构50的结构示意图。图5中示出的半导体封装结构50类似于图1中所示的半导体封装结构10,不同之处在于:集成波导桥接结构15还可以包括第一光学主动对准透镜155、第二光学主动对准透镜156、第三光学主动对准透镜157和第四光学主动对准透镜158,其中,第一光学主动对准透镜155光连接第一光子芯片11和集成波导桥接结构15,第二光学主动对准透镜156光连接第二光子芯片12和集成波导桥接结构15,第三光学主动对准透镜157光连接第三光子芯片13和集成波导桥接结构15,第四光学主动对准透镜158光连接第四光子芯片14和集成波导桥接结构15,通过第一光学主动对准透镜155、第二光学主动对准透镜156、第三光学主动对准透镜157和第四光学主动对准透镜158,可实现第一光子芯片11、第二光子芯片12、第三光子芯片13和第四光子芯片14之间的光信号传输。
如本文中所使用,术语“实质上”、“实质的”、“大约”及“约”用于指示和解释较小变化。举例而言,当结合数值使用时,上述术语可指小于或等于相应数值±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%的变化范围。作为另一实施例,膜或层的厚度「实质上均一」可指膜或层的平均厚度小于或等于±10%的标准差,比如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%的标准差。术语「实质上共面」可指沿同一平面处于50μm内(诸如沿同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内)的两个表面。若例如两个组件重叠或在200μm内、150μm内、100μm内、50μm内、40μm内、30μm内、20μm内、10μm内或1μm内重叠,则两个组件可认为为“实质上对准”。若两个表面或组件之间的角度为例如90°±10°(诸如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°),则两个表面或组件可视为“实质上垂直」。当结合事件或情形使用时,术语“实质上”、“实质的”、“大约”及“约”可指事件或情形精确发生的情况以及事件或情形极近似发生的情况。
Claims (10)
1.一种半导体封装结构,其特征在于,包括:
相邻设置的第一光子芯片和第二光子芯片,所述第一光子芯片和所述第二光子芯片的应用波长不同;
集成波导桥接结构,设置于所述第一光子芯片和所述第二光子芯片之间,用于传输光信号且分别与所述第一光子芯片和所述第二光子芯片光耦合。
2.根据权利要求1所述的半导体封装结构,其特征在于,所述半导体封装结构还包括设置于所述集成波导桥接结构与所述第一光子芯片间的第一光连接件和第二光连接件,及设置于所述集成波导桥接结构与所述第二光子芯片间的第三光连接件和第四光连接件,所述第一光连接件和所述第二光连接件的直径或距离与第三光连接件和第四光连接件的直径或距离不同。
3.根据权利要求1所述的半导体封装结构,其特征在于,所述集成波导桥接结构具有光连接所述第一光子芯片的第一波导层。
4.根据权利要求3所述的半导体封装结构,其特征在于,所述集成波导桥接结构还具有相反于所述第一波导层的第二波导层,以及光连接所述第一波导层和所述第二波导层的桥接硅通孔。
5.根据权利要求1所述的半导体封装结构,其特征在于,所述半导体封装结构还包括:
第三光子芯片,设置于所述第二光子芯片上方,且与所述第一光子芯片并排设置。
6.根据权利要求5所述的半导体封装结构,其特征在于,所述集成波导桥接结构还包括:
第三波导层,光连接所述第一光子芯片和所述第三光子芯片。
7.根据权利要求1所述的半导体封装结构,其特征在于,所述半导体封装结构还包括第一光纤阵列单元,第一光子芯片具有第一光连接区域和第二光连接区域,所述第一光连接区域光连接所述集成波导桥接结构,所述第二光连接区域光连接所述第一光纤阵列单元。
8.根据权利要求7所述的半导体封装结构,其特征在于,所述集成波导桥接结构与所述第一光纤阵列单元的应用波长不同。
9.根据权利要求5所述的半导体封装结构,其特征在于,所述半导体封装结构还包括光连接所述第三光子芯片和所述集成波导桥接结构的光纤。
10.根据权利要求9所述的半导体封装结构,其特征在于,所述半导体封装结构还包括设置于所述第二光子芯片远离所述集成波导桥接结构的表面的基板,所述基板具有基板内波导,所述集成波导桥接结构通过所述基板内波导光连接所述第二光子芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320287529.0U CN219320525U (zh) | 2023-02-22 | 2023-02-22 | 半导体封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320287529.0U CN219320525U (zh) | 2023-02-22 | 2023-02-22 | 半导体封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219320525U true CN219320525U (zh) | 2023-07-07 |
Family
ID=87004932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320287529.0U Active CN219320525U (zh) | 2023-02-22 | 2023-02-22 | 半导体封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219320525U (zh) |
-
2023
- 2023-02-22 CN CN202320287529.0U patent/CN219320525U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9715064B1 (en) | Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides | |
US9921379B2 (en) | Compact optical transceiver by hybrid multichip integration | |
US10122463B2 (en) | Method and system for a photonic interposer | |
TWI695198B (zh) | 用於基板上晶圓上晶片總成之方法及系統 | |
CN103580751B (zh) | 用于光通信系统的复合集成的方法和系统 | |
KR102012984B1 (ko) | 포토닉 인터포저를 위한 방법 및 시스템 | |
US20160246018A1 (en) | Method And System For Hybrid Integration Of Optical Communication Systems | |
US20120207426A1 (en) | Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits | |
KR101386056B1 (ko) | 웨이퍼 본딩에 의한 전자 회로와 광학 회로의 통합 | |
WO2014144625A1 (en) | Optical waveguide network of an interconnecting ic module | |
CN105336795B (zh) | 一种基于光栅接口的光子芯片封装结构及其制作方法 | |
WO2014144590A1 (en) | Photonic multi-chip module | |
US11894354B2 (en) | Optoelectronic device package and method of manufacturing the same | |
CN219320525U (zh) | 半导体封装结构 | |
CN115248477A (zh) | 封装件及其形成方法 | |
CN219320537U (zh) | 半导体封装装置 | |
US20240219630A1 (en) | Chip package and manufacturing method thereof | |
CN221447172U (zh) | 光电装置 | |
CN117170048B (zh) | 三维封装光电集成芯片结构及其制备方法 | |
US11448827B2 (en) | Wafer-level optoelectronic packaging | |
WO2015097764A1 (ja) | 受光装置及びそれを用いた光送受信システム | |
TW201439626A (zh) | 二極體模組和其製作方法及光互連裝置 | |
CN115524803A (zh) | 制造垂直解聚集光子设备的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |