CN219248168U - 印刷电路板及电子设备 - Google Patents
印刷电路板及电子设备 Download PDFInfo
- Publication number
- CN219248168U CN219248168U CN202223361319.6U CN202223361319U CN219248168U CN 219248168 U CN219248168 U CN 219248168U CN 202223361319 U CN202223361319 U CN 202223361319U CN 219248168 U CN219248168 U CN 219248168U
- Authority
- CN
- China
- Prior art keywords
- footprint
- printed circuit
- circuit board
- speed signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本公开涉及一种印刷电路板,包括足迹引脚区域和多个高速信号孔,足迹引脚区域包括线状行排列的多个足迹引脚,用于与表面安装连接器电连接,多个足迹引脚布置在所述印刷电路板的一表面,并且多个另外的足迹引脚布置在所述印刷电路板的另一表面;并且多个高速信号孔用于扇出高速信号,多个高速信号孔构成为通孔并且延伸穿过所述印刷电路板,至少部分高速信号孔布置在所述足迹引脚区域的外部。本公开还涉及一种包括上述印刷电路板的电子设备。根据本公开的印刷电路板和电子设备可在将高速信号完整扇出的同时节省了PCB制造成本。
Description
技术领域
本公开涉及电信和数据通信领域,具体地涉及印刷电路板(PCB)以及电子设备。
背景技术
本部分提供的仅仅是与本公开相关的背景信息,其并不必然是现有技术。
随着电信和数据通信领域的快速发展,对于高速信号的通信需求亦在快速增加。在相关技术中,采用表面安装连接器,例如QSFP-DD(Quad Small Form factor Pluggable-Double Density)连接器或与其类似的表面安装连接器作为I/O端口,这种表面安装连接器将通道数增加到八个,通过NRZ调制可使每通道运行速率上达约56Gbps或通过PAM4调制可使每通道运行速率上达约112Gbps,从而例如支持400G或800G。
然而,适配这种类型的表面安装连接器的足迹引脚区域的布置通常相对统一,由此可能导致用于与足迹引脚连接的高密度信号孔的布置受到限制,而受限的设计需求对于尤其是与QSFP-DD连接器类似的连接器的信号线扇出、信号之间的串扰、高速信号孔的布置灵活度、PCB的制造成本和/或高速扇出的完整性等方面带来了困难和挑战。
实用新型内容
本公开的目的之一是提供一种印刷电路板,其可至少部分地解决上述问题。该目的可通过以下技术方案实现:
本公开的第一方面提供了一种印刷电路板,所述印刷电路板包括足迹引脚区域和多个高速信号孔,其中,所述足迹引脚区域包括沿一个或多个线状行排列的多个足迹引脚,用于与表面安装连接器电连接,其中,所述多个足迹引脚中的部分足迹引脚布置在所述印刷电路板的一表面,并且所述多个足迹引脚中的另外的足迹引脚布置在所述印刷电路板的另一表面,并且所述多个高速信号孔延伸穿过所述印刷电路板并且与所述多个足迹引脚电连接,用于扇出高速信号,其中,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部,并且其中,布置在所述足迹引脚区域的内部的高速信号孔构成为通孔。通过将部分高速信号孔布置到足迹引脚区域的外部,不仅可以降低足迹引脚区域内高速信号孔的密度,从而可实现灵活且可靠地将高速信号扇出,而且可以避免使用盘中孔或多次层压生产工艺,从而有效节省了PCB或交换机的生产成本。
本公开的第二方面提供了一种电子设备,其包括上述印刷电路板,例如是交换机。
根据本公开的印刷电路板和/或电子设备使得可以在不使用VIPPO技术、多次层压技术和/或将足迹引脚区域内部的信号孔构成为盲孔等的基础上,仅通过高速信号孔的巧妙布置即可不仅实现了高速信号在满足信号完整性的基础上的全部扇出,而且节省了PCB制造成本。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本公开的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1(a)为根据本公开的一种实施方式的位于印刷电路板的顶层(Top层)的足迹引脚布置的示意图;
图1(b)为根据本公开的一种实施方式的位于印刷电路板的底层(Bottom层)的足迹引脚布置的示意图;
图1(c)为根据本公开的一种实施方式的印刷电路板的足迹引脚区域的示意图;
图2为相关技术中的印刷电路板的关于高速信号孔布置的示意图;
图3为根据本公开的第一实施方式的印刷电路板的关于高速信号孔布置的示意图;
图4为根据本公开的第二实施方式的印刷电路板的关于高速信号孔布置的示意图;
图5为根据本公开的第三实施方式的印刷电路板的关于高速信号孔布置的示意图;
图6为根据本公开的第四实施方式的印刷电路板的关于高速信号孔布置的示意图;
图7为根据本公开的第五实施方式的印刷电路板的关于高速信号孔布置的示意图;
图8为根据本公开的第六实施方式的印刷电路板的关于高速信号孔布置的示意图;
图9为根据本公开的第七实施方式的印刷电路板的关于高速信号孔布置的示意图;
图10为根据本公开的第八实施方式的印刷电路板的关于高速信号孔布置的示意图;
图11为根据本公开的第九实施方式的印刷电路板的关于高速信号孔布置的示意图;
图12为根据本公开的示例性的印刷电路板的高速信号孔布线的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
应理解的是,文中使用的术语仅出于描述特定示例实施方式的目的,而无意于进行限制。除非上下文另外明确地指出,否则如文中使用的表述“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”以及“具有”是包含性的,并且因此指明所陈述的特征、元件和/或部件的存在,但并不排除存在或者添加一个或多个其它特征、元件、部件、和/或它们的组合。
尽管可以在文中使用术语第一、第二等来描述多个元件、部件、区域、层和/或部段,但是,这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出,否则诸如“第一”、“第二”和“第三”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。另外,在本公开的描述中,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体式连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域技术人员而言,可根据具体情况理解上述术语在本公开中的具体含义。
为了便于描述,可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系,这些相对关系术语例如为“上”、“内”、“靠近”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如,如果在图中的装置翻转,那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此,示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应的进行解释。
在相关技术中存在用于背对背贴装表面安装连接器(例如,QSFP-DD连接器或QSFP-DD800连接器等)的印刷电路板的足迹引脚及高速信号孔的配置,这种背对背的贴装方式(即在印刷电路板的两表面分别贴装有连接器)提高了表面安装连接器的连接密度,换言之,相比于单表面贴装的方式而言,这种背对背贴装方式使得印刷电路板上可以连接更多的表面安装连接器。
在高速信号传输的技术领域中,对于一些较为通用的表面安装连接器(例如,QSFP-DD连接器或QSFP-DD800连接器等)而言,这类表面安装连接器的连接器引脚布置(并因此PCB上与之连接的足迹引脚布置)是相对确定的,尤其是这些足迹引脚的排列方式、纵向和/或横向中心间距是确定的(例如在技术规范“QSFP-DD/QSFP-DD800/QSFP112Hardware Specification for QSFP DOUBLE DENSITY 8X AND QSFP 4X PLUGGABLETRANSCEIVERS Revision 6.01”中记载)。因此,本领域技术人员在设计PCB上的与这些表面安装连接器相对应的足迹引脚及高速信号孔的布置时也受到一定限制。
此外,对于本领域技术人员已知的是,连接密度对于印刷电路板的性能和成本而言是非常重要的,因此,相关技术中总是想方设法地提高表面安装连接器以及其连接元件的布置密度。通常认为,当信号孔被布置为越靠近足迹引脚时是越有利的,如此不仅可缩短信号孔与足迹引脚之间的信号线,降低信号线的成本并减少信号在路由过程中的损失,而且可以增加高速信号从高速信号孔中整体扇出效率。正如附图2中所示的那样,在相关技术中,所有的高速信号孔被布置为越靠近足迹引脚(即高速信号孔的集中式布置)则越有利,其一方面减少了高速信号的路由路径和时间,另一方面避免了技术人员要附加规划高速信号路由路径的需要。
然而,本公开的发明人克服上述技术偏见地发现,在如附图2所示的相关技术的高速信号孔布置方式中,由于不同高速信号孔在水平方向非常靠近可能会造成高速信号串扰的影响。因此,这种布置方式还需要采用使用在PCB两个表面多次层压之后再打高速信号孔,或者在PCB两个表面(尤其在足迹引脚区域内部)制作盲孔的复杂技术,然而,这些都会造成PCB的生产成本的大幅度提高。换言之,在高速信号传输的技术领域中,并非将所有高速信号孔越集中地布置到足迹引脚区域内越有利。本公开的发明人发现,将部分高速信号孔分散地布置到足迹引脚区域外部可以至少部分实现如下出人意料的技术效果:其一,当将部分高速信号孔分散地布置到足迹引脚区域外部、即增长了高速信号孔与足迹引脚之间的信号线时,PCB的制造成本并没有如常规以为的那样被增加,反而会有所降低。其二,高速信号孔之间的布置密度变小后,由于部分高速信号孔与足迹引脚之间的距离、各高速信号孔之间的距离的增大,更有效避免了高速信号之间的串扰问题,反而更有利于高速信号从高速信号孔中扇出。其三,虽然上述表面安装连接器的连接器引脚布置是相对确定的,但仍可跳出这种固定的引脚布置方式而灵活配置与之相配的高速信号孔。因此,根据本公开的PCB可以在不使用VIPPO技术、多次层压技术和/或将足迹引脚区域内部的信号孔构成为盲孔的基础上,即可不仅实现了高速信号在满足信号完整性的基础上的全部扇出,而且充分节省了PCB制造成本。
下面参考各示例性的附图介绍本公开的实施例。
参照图1(a)至图1(c),在本公开的一些实施例中,位于印刷电路板的足迹引脚区域A中的足迹引脚布置包括沿一个或多个线状行排列的多个足迹引脚。
在此,图1(a)示例性地示出位于印刷电路板顶层(Top层)的在足迹引脚区域A中的足迹引脚布置,图1(b)示例性地示出位于印刷电路板底层(Bottom层)的在足迹引脚区域A中的足迹引脚布置,而图1(c)是包括了印刷电路板的顶层和底层共同在足迹引脚区域A中的足迹引脚布置。换言之,在同一视角下(例如从PCB的顶表面向底表面的方向观察),图1(c)可被视为是图1(a)和图1(b)的集合。在图1(a)中可见不同类型的布置在印刷电路板的顶层的足迹引脚,例如以斜线填充的Tx高速信号足迹引脚110p、以栅格填充的Rx高速信号足迹引脚110b、120b、130b、140b、以及以横虚线填充的信号足迹引脚110a、120a、130a、140a、110s、120s、130s、140s。类似地,在图1(b)中可见不同类型的布置在印刷电路板的底层的足迹引脚210a、220a、230a、240a、210b、220b、230b、240b、210s、220s、230s、240s、210p。在本公开的范畴中,印刷电路板上的“足迹引脚”(或称,触点或电接触垫)可用于与表面安装连接器的相应的连接器引脚(例如,Tx连接器、Rx连接器引脚)相连接。
此外,在本公开的范畴中,“表面安装连接器”可以是小外形参数连接器,例如QSFP-DD连接器、QSFP-DD800连接器、堆叠式QSFP-DD连接器、堆叠式QSFP-DD800连接器、或引脚布置方式与上述连接器相一致的连接器,其促进了包括根据本公开的PCB的电子设备与其他电子设备之间的高速信号通信。在使用过程中,表面安装连接器可被直接安装到印刷电路板的任意表面,例如顶表面和/或底表面(或称上表面和/或底表面、正面和/或反面)。每个表面安装连接器包括表面安装技术(surface mount technology,SMT)的引脚阵列,这些引脚当被安装到如本公开所述的PCB的表面时,与相应的PCB上的足迹引脚的信号传送阵列或接触网格发生电接触连接,这些足迹引脚又与构成为通孔的高速信号孔电连接并且沿着PCB的顶层和底层布置,使得高速信号能够最终通过高速信号孔扇出。在本公开的范畴中,“堆叠式”可以理解为将两个相同的表面安装连接器组合构成为一个表面安装连接器。例如,堆叠式QSFP-DD连接器可以理解为是两个QSFP-DD连接器的组合式连接器,其也在前文提及的技术文件中有所规范。
在图1(c)中,示出了顶层的图1(a)以及底层的图1(b)中的所有足迹引脚投影的阵列(或称集合),这些足迹引脚的集合共同组成了足迹引脚区域A,并且可与QSFP-DD连接器或QSFP-DD800连接器(或它们的堆叠式连接器)的引脚布置方式相匹配。
在本公开的范畴中,“足迹引脚区域”是由这些相对集中的足迹引脚阵列(通常用于在PCB一表面的该足迹引脚阵列(如图1(a)所示的PCB顶层的足迹引脚区域或如图1(b)所示的PCB底层的足迹引脚区域)贴装一表面安装连接器,或在其两个表面分别贴装有一表面安装连接器)组成的区域,但该区域在实际生产的印刷电路板中并不一定存在物理的明显标志。在本公开的范畴中,“足迹引脚区域”可以是以距该足迹引脚阵列中最外侧的足迹引脚的外边缘一定范围(例如1mm、1.5mm、2mm)为边界的区域。以图1(c)中的足迹引脚区域A为例,该足迹引脚区域A与最上排足迹引脚的外边缘之间的距离a1、与最下排足迹引脚的外边缘之间的距离a4、与最左排足迹引脚的外边缘之间的距离a3、与最右排足迹引脚的外边缘之间的距离a2可例如小于或等于1mm、1.5mm或2mm。例如,某个高速信号孔“在足迹引脚区域的外部”的表述意味着该高速信号孔距离该足迹引脚阵列中的最外侧足迹引脚的外边缘的距离大于或等于1mm、1.5mm或2mm,尤其是该高速信号孔在各个方向上距离该(用于连接一表面安装连接器的)足迹引脚阵列中的所有足迹引脚的距离都大于或等于1mm、1.5mm或2mm。
在此,还应理解的是,每个印刷电路板可包括不仅一个足迹引脚区域,而是随着用于与表面安装连接器相贴合的足迹引脚阵列的布置(例如PCB上设计的待安装的表面安装连接器的布置),PCB可包括相应数量和位置的足迹引脚区域。
参照图2,在相关技术中,总是将印刷电路板的高速信号孔2100布置为靠近足迹引脚2200。在此可见,印刷电路板中所有构成为通孔形式的高速信号孔2100都被布置在足迹引脚区域A的内部。如前所述,这种集中式的布置方式中需采用多次层压技术或将足迹引脚区域内部的高速信号孔构成为盲孔的复杂技术,才能降低在水平方向相邻的高速信号孔的串扰问题,是相对复杂和高成本的。
参照图3,在根据本公开的第一实施方式的印刷电路板300中,印刷电路板300包括足迹引脚区域A和多个高速信号孔3110。足迹引脚区域A包括沿一个或多个线状行排列的、用于与表面安装连接器(例如,QSFP-DD连接器、QSFP-DD800连接器、引脚布置方式与QSFP-DD连接器或QSFP-DD800连接器的引脚布置方式相同的其它连接器)电连接的多个足迹引脚3120,这些足迹引脚中的部分足迹引脚布置在印刷电路板300的顶层,而另外的足迹引脚布置在印刷电路板300的底层。根据标准和/或需求,这些足迹引脚3210沿线状行排列成至少两行、例如四行或八行地布置在印刷电路板的顶层或底层。
在本公开的范畴中,“引脚布置方式”可包括各引脚之间的横向中心间距和/或纵向中心间距。这些引脚之间的横向中心间距和/或纵向中心间距例如在“QSFP-DD/QSFP-DD800/QSFP112 Hardware Specification for QSFP DOUBLE DENSITY 8X AND QSFP 4XPLUGGABLE TRANSCEIVERS Revision 6.01”技术规范中有所记载。
在此,还应理解的是,印刷电路板可包括多个足迹引脚区域A,并且这些足迹引脚区域可用于贴装不同的表面安装连接器,例如QSFP-DD连接器、QSFP-DD800连接器、堆叠式QSFP-DD连接器、堆叠式QSFP-DD800连接器、引脚布置方式与QSFP-DD连接器、QSFP-DD800连接器、堆叠式QSFP-DD连接器、堆叠式QSFP-DD800连接器的引脚布置方式相同的其它连接器,亦或用于这些表面安装连接器的组合。
各高速信号孔3110可例如通过信号线(在此未示出)而分别与这些足迹引脚3120电连接,用于扇出高速信号(“高速信号”例如是经由成对的高速信号孔3110扇出信号速率高于1Gbps、10Gbps或25Gbps的信号),例如用于扇出Tx高速信号和/或Rx高速信号。在该实施方式中,所有的高速信号孔都延伸穿过印刷电路板300,其中,在足迹引脚区域内部的所有的高速信号孔都构成为通孔并且延伸贯穿印刷电路板300(亦即,在该足迹引脚区域内部的所有的高速信号孔都不构成为盲孔),而对在足迹引脚区域外部的高速信号孔的构成形式可不做任何限制,由此可例如最大限度的降低PCB的工艺复杂度以及制造成本。在此,还可成对地布置各高速信号孔,以用于扇出相位相反的高速差分信号。在本公开的范畴中,不同于“延伸贯穿”表示从印刷电路板的一表面到另一表面地完全穿透该印刷电路板,“延伸穿过”仅表示至少部分构成在该印刷电路板内。作为示例,“高速信号孔延伸穿过印刷电路板”可表示该高速信号孔可从印刷电路板的一表面(例如,顶表面或底表面)延伸到该印刷电路板任意层(包括各中间层或另一表面),例如在还可附加地设置背钻的情况下,该高速信号孔可以并非从印刷电路板的一表面完全穿透至另一表面。此外,“高速信号孔延伸穿过印刷电路板”也并不限制高速信号孔的形式,而是该高速信号孔既可以构成为通孔,也可以构成为盲孔的形式。在本公开中,有利的是,在该足迹引脚区域内部的所有高速信号孔可以都不构成为盲孔,或者在该足迹引脚区域内部和/或外部的所有高速信号孔可以都不构成为盲孔。
如在图3中可见的那样,部分高速信号孔3130布置在足迹引脚区域A的内部,而部分高速信号孔3110布置在足迹引脚区域A的外部。在该实施方式中,外部的高速信号孔3110以竖直列的方式布置在足迹引脚区域A的外部上方和外部下方。具体而言,5个高速信号孔的列3100、3200、3300、3400、3500布置在足迹引脚区域A的外部上方,而5个高速信号孔的列3600、3700、3800、3900、31000布置在足迹引脚区域A的外部下方。这些高速信号孔3100的列之间的间隔d1、d2、d3可以是相同的,例如d1=d2,也可以是不相同的d1≠d3,换言之,多个列的高速信号孔既可以是彼此等间距地布置、也可以是非等间距地布置。
参照图4,在根据本公开的第二实施方式的印刷电路板400中,除了布置在足迹引脚区域A的外部上方的高速信号孔的列4100、4200、4300、4400以及布置在足迹引脚区域A的外部下方的高速信号孔的列4700、4800、4900、41000之外,在足迹引脚区域A的左侧和右侧也分布布置有高速信号孔的列4500、4600,使得高速信号孔在四周围绕足迹引脚区域A的外部。
在此,应理解的是,足迹引脚区域A的外部的上方、下方、左侧或右侧都并非必须要布置高速信号孔,而是可根据实际的高速信号扇出需要或高速信号线布线的需要进行调整,以增加高速信号孔布置的灵活性和适配性。
参照图5和图6,在根据本公开的第三和第四实施方式的印刷电路板500和600中,在足迹引脚区域A的外部上方布置有高速信号孔的列5100、5200、5300、5400、5500,而在足迹引脚区域A的外部下方布置有高速信号孔的列5600、5700、5800和高速信号孔的组5900、51000。
在图5中可见,部分高速信号孔可呈列对形式地成对布置,例如高速信号孔5110和5120、5130和5140、5910和5920,而部分高速信号孔可呈行对形式地成对布置,例如高速信号孔5930和5940。当一个高速信号孔的组中,所有的成对的高速信号孔都呈列对形式时,该高速信号孔的组可构成为整体上呈列的形式,而当其中部分高速信号孔对呈列对形式、部分高速信号孔队呈行对形式时,该高速信号孔的组可整体上构成为呈L型,例如高速信号孔的组5900、51000。
在图6中可见,在足迹引脚区域A的外部左侧和外部右侧也可布置有高速信号孔的组6100和6200。这些高速信号孔的组中的高速信号孔也可呈列对形式布置在其中。当一个组中的所有高速信号孔6210、6220、6230、6240都彼此大致对齐时,该高速信号孔的组6200可整体上呈列的形式。当一个组中的高速信号孔6110、6120、6130、6140中的部分彼此错开时,该高速信号孔的组6100可整体上呈倾斜的形式。
参照图7,在根据本公开的第五实施方式的印刷电路板700中,位于足迹引脚区域A的外部下方的高速信号孔的组7100、7200大致呈行的形式布置。每个高速信号孔的组可包括多对高速信号孔,这些孔对也可呈行对的形式分别布置,例如高速信号孔7110和7120、7210和7220。在此,高速信号孔的孔对彼此之间可以是对齐的,例如高速信号孔7130和7140组成的孔对与高速信号孔7230和7240组成的孔对大致水平对齐,也可以是彼此错开的,例如高速信号孔7110和7120组成的孔对与高速信号孔7210和7220组成的孔对可水平错开。
参照图8,例如为了满足高速信号完整性,在根据本公开的第六实施方式的印刷电路板800中,位于足迹引脚区域A的外部上方的高速信号孔的组8300包括呈倾斜对的形式的高速信号孔8310和8320、8340和8350。高速信号孔的组8400包括一对呈行对形式的高速信号孔和一对呈列对形式的高速信号孔,使得该高速信号孔的组8400整体上呈L型地布置。此外,位于印刷电路板800的外部左侧和外部右侧的高速信号孔的组8100和8200可仅包括一对高速信号孔。
参照图9,在根据本公开的第七实施方式的印刷电路板900中,位于足迹引脚区域A的外部左侧的高速信号孔的组9100包括三对高速信号孔,而位于足迹引脚区域A的外部右侧的高速信号孔的组9200包括两对高速信号孔。换言之,位于足迹引脚区域A的外部左侧和外部右侧的高速信号孔的数量可以是不同的。此外可见,位于足迹引脚区域A的外部上方的高速信号孔的组9300包括仅一对高速信号孔,其数量也与其他位于外部上方的高速信号孔的组不同。在此,应理解的是,位于足迹引脚区域A的外部的各高速信号孔的组中的高速信号孔的数量可以是不受限制的,而是可根据例如信号扇出或足迹引脚布线的需要而灵活调整和适配。
参照图10,在根据本公开的第八实施方式的印刷电路板中,该印刷电路板的足迹引脚区域A可包括更多数量的足迹引脚,例如8行足迹引脚的布置方式。在此,与4行足迹引脚的布置方式类似的那样,在该印刷电路板的足迹引脚区域A的外部也可设置有与足迹引脚电连接以便扇出高速信号的高速信号孔,这些外部的高速信号孔的组10300、10400可布置在足迹引脚区域A的外部上方、外部下方、外部左侧和/或外部右侧。在此,外部左侧的高速信号的组10300被分成非连续的上列和下列的小组,而外部右侧的高速信号的组10400排列成连续组。
虽然在附图中示出的是在足迹引脚区域A的外部上方、外部左侧和外部右侧布置呈列的形式布置的高速信号孔,而在该足迹引脚区域A的外部下方布置呈行对形式的高速信号孔,但是可以理解的是,在本公开中所有可适用于4行足迹引脚区域的高速信号孔的布置方式也可适用于这种8行的足迹引脚区域,反之亦然。重要的是,仍有部分高速信号孔可布置在足迹引脚区域A的外部。在此,在PCB的一表面包括8行的足迹引脚区域A可用于与堆叠式连接器(例如,堆叠式QSFP-DD连接器或堆叠式QSFP-DD800连接器)连接,而在PCB的一表面包括4行的足迹引脚区域A可用于与非堆叠式连接器(例如,QSFP-DD连接器或QSFP-DD800连接器)连接。
在此,由于包括的足迹引脚行数更多,该8行的足迹引脚区域A整体上比前述4行的足迹引脚区域更大,但该足迹引脚区域的A的区域仍可被确定为以距离最外侧的足迹引脚的外边缘一定范围(例如1mm、1.5mm、2mm)为边界的区域。例如,该足迹引脚区域A与最外侧的足迹引脚的外边缘之间的距离a1、a2、a3、a4可例如小于或等于1mm、1.5mm、2mm或3mm。
此外,在图10中还可见,在有些足迹引脚的行间隔中可布置有仅一行高速信号孔,而在有些足迹引脚的行间隔中可布置多于一行,例如两行的高速信号孔10100、10200。在此,在与设置有两行高速信号孔的足迹引脚的行间隔相邻的足迹引脚的行间隔中布置有仅一行高速信号孔。换言之,在足迹引脚的各行间隔中交替地布置一行和多行高速信号孔。
参照图11,在根据本公开的第九实施方式的印刷电路板中,可在印刷电路板的一表面安装非堆叠式的表面安装连接器(该连接器与其相配的足迹引脚相一致地包括共4行引脚),而在印刷电路板的另一表面安装堆叠式的表面安装连接器(该连接器与其相配的足迹引脚相一致地包括共8行引脚)。由此,在既包括顶层又包括底层的足迹引脚区域的透视图上,足迹引脚区域A可既包括用于仅在PCB的单个表面设置有足迹引脚的区域A1,又包括在PCB的两面都设置有足迹引脚的区域A2。换言之,在该PCB的一表面设置有8行足迹引脚(这些足迹引脚在区域A1和区域A2中都有投影),而在该PCB的另一表面设置有4行足迹引脚(这些足迹引脚仅在区域A2中)。
虽然在此示出为非堆叠式的表面安装器设置在PCB的下方,使得下方的区域A2在PCB的两个表面上都具有足迹引脚投影,而上方的区域A1仅在PCB的单个表面具有足迹引脚投影,但可以理解的是,这种分配方式并不是必然的。例如根据使用需要,亦可将非堆叠式的表面安装器设置在PCB的上方,使得上方区域构成为具有双面的足迹引脚投影足迹引脚。
参照图12,在本公开的一种示例性实施方式中,印刷电路板可包括两个足迹引脚区域A、A’(在此仅示出部分区域),在此示出了部分高速信号孔的示意性布线方式。在此,足迹引脚区域A和足迹引脚区域A’可分别用于连接不同的表面安装连接器,例如分别用于在印刷电路板的两面上背对背地贴装两个表面安装连接器。在这两个足迹引脚区域A、A’之间设置有共用的高速信号孔的组12100,使得该高速信号孔的组12100中的部分高速信号孔(例如高速信号孔12110和12120)用于通过信号线与位于其左侧的足迹引脚区域A中的足迹引脚相连接,而部分高速信号孔(例如高速信号孔12130和12140)用于通过信号线与位于其右侧的足迹引脚区域A’中的足迹引脚相连接。换言之,在两个相邻的足迹引脚区域A、A’之间设置有4对高速信号孔,其中,2对高速信号孔用于左侧的足迹引脚区域A,并且另外2对高速信号孔用于右侧的足迹引脚区域A’。
从图12中还可见,足迹引脚可通过信号线与高速信号孔连接。在此,由于将部分高速信号孔布置到足迹引脚区域外部,不同于常规的紧密、集中的引线布局方式的是,在该实施方式中,有些信号线较长(例如在图中示出为黑线),而有些则信号线较短(例如在图中示出为黑点),但这种布置方式反而能够更可靠地有利于高速信号扇出。
本公开通过以下各项的实施方案克服了相关技术中将高速信号孔集中式布置的技术偏见。通过将部分高速信号孔布置到足迹引脚区域外部的方式,实现了出人意料的技术效果,不仅可以降低了足迹引脚区域内部的高速信号孔的密度,从而可实现灵活且可靠地将高速信号扇出,而且可以避免使用盘中孔或多次层压生产工艺,从而有效节省了PCB或交换机的生产成本:
第一项:一种印刷电路板,所述印刷电路板包括引脚区域和多个高速信号孔,其中,所述引脚区域包括沿一个或多个线状行排列的多个引脚,用于与表面安装连接器电连接,其中,所述多个引脚中的部分引脚布置在所述印刷电路板的一表面,并且所述多个引脚中的另外的引脚布置在所述印刷电路板的另一表面;并且所述多个高速信号孔延伸穿过所述印刷电路板并且与所述足迹引脚区域的足迹引脚电连接,用于扇出高速信号,其中,所述多个高速信号孔构成为通孔并且延伸穿过所述印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部,并且其中,布置在所述足迹引脚区域的内部的高速信号孔构成为通孔。
第二项:根据第一项所述的印刷电路板,其中,所述表面安装连接器包括以下连接器和/或以下连接器的组合:QSFP-DD连接器、QSFP-DD800连接器、堆叠式QSFP-DD连接器、堆叠式QSFP-DD800连接器以及引脚布置方式与上述连接器中的任何一个连接器的引脚布置方式相同的连接器。
第三项:根据第一项所述的印刷电路板,其中,所述引脚布置方式包括各引脚之间的横向中心间距和/或纵向中心间距。
第四项:根据第一项所述的印刷电路板,其中,所述多个高速信号孔从所述印刷电路板的顶表面或底表面延伸贯穿至所述印刷电路板的中间层,或者所述多个高速信号孔从所述印刷电路板的顶表面贯穿至底表面。
第五项:根据第一项所述的印刷电路板,其中,所述高速信号孔成对布置,用于扇出高速差分信号。
第六项:根据第一项所述的印刷电路板,其中,所述高速信号包括经由成对布置的所述高速信号孔扇出信号速率高于1Gbps的信号。
第七项:根据第一项所述的印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔用于扇出Tx高速信号或Rx高速信号。
第八项:根据第一项所述的印刷电路板,其中,布置在所述足迹引脚区域的内部的所述高速信号孔不构成为盲孔。
第九项:根据第一项所述的印刷电路板,其中,所述引脚区域的所述多个引脚沿线状行排列成至少两行地布置在所述印刷电路板上。
第十项:根据第九项所述的印刷电路板,其中,所述引脚区域的所述多个引脚沿线状行排列成四行或八行地布置在所述印刷电路板上。
第十一项:根据第一项所述的印刷电路板,其中,所述引脚区域被确定为以距最外侧的引脚的外边缘1mm为边界的区域。
第十二项:根据第一项所述的印刷电路板,其中,在所述引脚区域的部分引脚的行间隔中布置有多于一行的高速信号孔。
第十三项:根据第一项所述的印刷电路板,其中,在所述引脚区域的部分引脚的行间隔中布置有两行高速信号孔,并且在与所述引脚的行间隔相邻的引脚行间隔中布置有仅一行高速信号孔。
第十四项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述足迹引脚区域与多个表面安装连接器电连接,其中,所述多个表面安装连接器中的至少部分表面安装连接器背对背地布置在所述印刷电路板的两个表面。
第十五项:根据第十四项所述的印刷电路板,其中,所述多个表面安装连接器中的所述至少部分表面安装连接器背对背且成对对齐地布置在所述印刷电路板的两个表面上。
第十六项:根据第十四项所述的印刷电路板,其中,在所述印刷电路板的一表面的所述足迹引脚区域用于连接堆叠式表面安装连接器,并且在所述印刷电路板的另一表面的所述足迹引脚区域用于连接非堆叠式表面安装连接器。
第十七项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部上方和/或外部下方。
第十八项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部左侧和/或外部右侧。
第十九项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔在四周围绕所述足迹引脚区域地布置在所述足迹引脚区域的外部。
第二十项:根据第五项所述的印刷电路板,其中,所述高速信号孔中的对呈列对、行对和/或倾斜对地布置在所述足迹引脚区域的外部。
第二十一项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述多个高速信号孔中的至少部分高速信号孔整体上成组地、呈多个列、呈多个行、呈L型和/或倾斜地布置在所述足迹引脚区域的外部。
第二十二项:根据前项所述的印刷电路板,其中,所述多个列或多个行的高速信号孔彼此等间距或非等间距地布置。
第二十三项:根据第一项至第十三项中任一项所述的印刷电路板,其中,在多个足迹引脚区域之间设置有共用的高速信号孔的组,使得布置在所述足迹引脚区域的外部的所述共用的高速信号孔中的至少部分高速信号孔能够分别连接至相邻的不同的足迹引脚区域。
第二十四项:根据第一项至第十三项中任一项所述的印刷电路板,其中,所述多个高速信号孔中的20对高速信号孔布置在所述足迹引脚区域的外部。
第二十五项:根据前项所述的印刷电路板,其中,将布置在所述足迹引脚区域的外部的所述20对高速信号孔中的8对高速信号孔布置于所述足迹引脚区域的外部上方,和/或将所述20对高速信号孔中的8对高速信号孔布置于所述足迹引脚区域的外部下方。
第二十六项:根据前项所述的印刷电路板,其中,布置于所述足迹引脚区域的外部上方和/或外部下方的所述8对高速信号孔布置成至少4组。
第二十七项:根据第二十五项所述的印刷电路板,其中,布置于所述足迹引脚区域的外部上方和/或外部下方的所述8对高速信号孔中的4对高速信号孔用于扇出Tx高速信号,并且所述8对高速信号孔中的另外4对高速信号孔用于扇出Rx高速信号。
第二十八项:一种电子设备,其中,所述电子设备包括根据上述印刷电路板。
第二十九项:根据前项所述的电子设备,其中,所述电子设备构成为或包括交换机。
第三十项:一种制造方法,其中,所述方法用于制造上述任一项所述的印刷电路板和/或电子设备。
以上所述,仅为本公开较佳的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (25)
1.一种印刷电路板,所述印刷电路板包括足迹引脚区域和多个高速信号孔,其特征在于,
所述足迹引脚区域包括沿一个或多个线状行排列的多个足迹引脚,用于与表面安装连接器电连接,其中,所述多个足迹引脚中的部分足迹引脚布置在所述印刷电路板的一表面,并且所述多个足迹引脚中的另外的足迹引脚布置在所述印刷电路板的另一表面;并且
所述多个高速信号孔延伸穿过所述印刷电路板并且与所述足迹引脚区域的足迹引脚电连接,用于扇出高速信号,其中,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部,并且其中,布置在所述足迹引脚区域的内部的高速信号孔构成为通孔。
2.根据权利要求1所述的印刷电路板,其特征在于,所述表面安装连接器包括以下连接器和/或以下连接器的组合:QSFP-DD连接器、QSFP-DD800连接器、堆叠式QSFP-DD连接器、堆叠式QSFP-DD800连接器以及引脚布置方式与上述连接器中的任何一个连接器的引脚布置方式相同的连接器。
3.根据权利要求2所述的印刷电路板,其特征在于,所述引脚布置方式包括各引脚之间的横向中心间距和/或纵向中心间距。
4.根据权利要求1所述的印刷电路板,其特征在于,所述多个高速信号孔从所述印刷电路板的顶表面或底表面延伸贯穿至所述印刷电路板的中间层。
5.根据权利要求1所述的印刷电路板,其特征在于,所述高速信号孔成对布置,用于扇出高速差分信号。
6.根据权利要求1所述的印刷电路板,其特征在于,所述高速信号包括经由成对布置的所述高速信号孔扇出信号速率高于1Gbps的信号。
7.根据权利要求1所述的印刷电路板,其特征在于,所述多个高速信号孔中的至少部分高速信号孔用于扇出Tx高速信号或Rx高速信号。
8.根据权利要求1所述的印刷电路板,其特征在于,布置在所述足迹引脚区域的内部的所述高速信号孔不构成为盲孔。
9.根据权利要求1所述的印刷电路板,其特征在于,所述足迹引脚区域的所述多个足迹引脚沿线状行排列成至少两行地布置在所述印刷电路板上。
10.根据权利要求9所述的印刷电路板,其特征在于,所述足迹引脚区域的所述多个足迹引脚沿线状行排列成四行或八行地布置在所述印刷电路板上。
11.根据权利要求1所述的印刷电路板,其特征在于,所述足迹引脚区域被确定为以距最外侧的足迹引脚的外边缘1mm为边界的区域。
12.根据权利要求1所述的印刷电路板,其特征在于,在所述足迹引脚区域的部分足迹引脚的行间隔中布置有多于一行的高速信号孔。
13.根据权利要求1所述的印刷电路板,其特征在于,在所述足迹引脚区域的部分足迹引脚行的间隔中布置有两行高速信号孔,并且在与所述足迹引脚的行间隔相邻的足迹引脚行的间隔中布置有仅一行高速信号孔。
14.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,所述足迹引脚区域与多个表面安装连接器电连接,其中,所述多个表面安装连接器中的至少部分表面安装连接器背对背地布置在所述印刷电路板的两个表面上。
15.根据权利要求14所述的印刷电路板,其特征在于,所述多个表面安装连接器中的所述至少部分表面安装连接器背对背且成对对齐地布置在所述印刷电路板的两个表面上。
16.根据权利要求14所述的印刷电路板,其特征在于,在所述印刷电路板的一表面的所述足迹引脚区域用于连接堆叠式表面安装连接器,并且在所述印刷电路板的另一表面的所述足迹引脚区域用于连接非堆叠式表面安装连接器。
17.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部上方和/或外部下方。
18.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,所述多个高速信号孔中的至少部分高速信号孔布置在所述足迹引脚区域的外部左侧和/或外部右侧。
19.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,所述多个高速信号孔中的至少部分高速信号孔在四周围绕所述足迹引脚区域地布置在所述足迹引脚区域的外部。
20.根据权利要求5所述的印刷电路板,其特征在于,所述高速信号孔的对呈列对、行对和/或倾斜对地布置在所述足迹引脚区域的外部。
21.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,所述多个高速信号孔中的至少部分高速信号孔成组地、呈多个列、呈多个行、呈L型和/或倾斜地布置在所述足迹引脚区域的外部。
22.根据权利要求21所述的印刷电路板,其特征在于,所述多个列或多个行的高速信号孔彼此等间距或非等间距地布置。
23.根据权利要求1至13中任一项所述的印刷电路板,其特征在于,在多个足迹引脚区域之间设置有共用的高速信号孔的组,使得布置在所述足迹引脚区域的外部的所述共用的高速信号孔的组中的高速信号孔能够用于连接至相邻的不同的足迹引脚区域。
24.一种电子设备,其特征在于,所述电子设备包括根据权利要求1至23中任一项所述的印刷电路板。
25.根据权利要求24所述的电子设备,其特征在于,所述电子设备构成为或包括交换机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223361319.6U CN219248168U (zh) | 2022-12-14 | 2022-12-14 | 印刷电路板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223361319.6U CN219248168U (zh) | 2022-12-14 | 2022-12-14 | 印刷电路板及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219248168U true CN219248168U (zh) | 2023-06-23 |
Family
ID=86848720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223361319.6U Active CN219248168U (zh) | 2022-12-14 | 2022-12-14 | 印刷电路板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219248168U (zh) |
-
2022
- 2022-12-14 CN CN202223361319.6U patent/CN219248168U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3029781B1 (en) | Electrical connector systems with orthogonal contact tails | |
US6171115B1 (en) | Electrical connector having circuit boards and keying for different types of circuit boards | |
CN107041062B (zh) | 配置用于四元信号传输的印刷电路和电路板组件 | |
US6267604B1 (en) | Electrical connector including a housing that holds parallel circuit boards | |
US6824391B2 (en) | Electrical connector having customizable circuit board wafers | |
KR102092627B1 (ko) | 루트설정 조립체 및 이를 사용한 시스템 | |
JP4859920B2 (ja) | 電気コネクタ | |
US9545004B2 (en) | Printed circuit board having orthogonal signal routing | |
US6764341B2 (en) | Plug connector that can be turned by 90° | |
EP1831971B1 (en) | Differential electrical connector assembly | |
CN110839182B (zh) | 集成路由组件以及采用集成路由组件的系统 | |
EP3629681B1 (en) | Printed circuit board and communication device | |
US20080030970A1 (en) | Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics | |
US9270041B2 (en) | Stacked connector component in which high-speed signal pins are routed to different side than low-speed signal pins, and circuit board therefor | |
US20220271458A1 (en) | Differential pair module, connector, communications device, and shielding assembly | |
WO2016200663A1 (en) | Flexible printed circuit board connector | |
KR20040087876A (ko) | 다층 신호라우팅 디바이스에서 층수를 줄이는 기술 | |
US20200083625A1 (en) | Connectors for low cost, high speed printed circuit boards | |
CN219248168U (zh) | 印刷电路板及电子设备 | |
US8570764B2 (en) | Backplane and backplane communication system | |
CN219717293U (zh) | 表面安装连接器、印刷电路板及电子系统 | |
CN115866878A (zh) | 印刷电路板、电子设备及其制造方法 | |
CN116247456A (zh) | 表面安装连接器、印刷电路板、电子系统及其制造方法 | |
EP1531653B1 (en) | Differential signal electrical connectors | |
Lappoehn et al. | Plug connector that can be turned by 90 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |