CN219106144U - 用于不对称瞬态电压抑制器的封装结构 - Google Patents

Abstract

本实用新型公开了一种用于不对称瞬态电压抑制器的封装结构。包括外壳、至少部分地被外壳封装的引线框架。引线框架包括具有芯片安装垫的芯片安装表面和设置在芯片安装表面外部的一个或多个第一应力消除特征件。该装置还包括至少部分地被外壳封装的另一个引线框架。另一引线框架包括一个或多个第二应力消除特征件。

Description

用于不对称瞬态电压抑制器的封装结构

技术领域

本公开总体上涉及功率半导体分立器件的领域，并且特别地，涉及表面安装封装，包括不对称瞬态电压抑制器器件的封装结构。

背景技术

封装集成电路通常是半导体器件制造工艺的最后阶段。在封装过程中，代表半导体器件核心的半导体管芯被包裹在保护管芯免受物理损坏和腐蚀的外壳中。例如，半导体管芯通常使用焊料合金回流焊、导电环氧树脂等被安装在铜衬底上。安装的半导体管芯然后通常被封装在塑料或环氧化合物中。

瞬态电压抑制器(TVS)器件代表功率半导体器件的一个重要分支，其可被用于保护敏感电子设备免受电压瞬态的影响，例如，闪电和/或其他瞬态电压事件。目前，TVS器件封装的典型特征是小尺寸和高功率。TVS器件封装的示例包括表面安装C型(SMC)封装，其被用于许多不同的技术领域，例如多点式数据传输系统。通常，多点式数据传输系统要求使用不对称TVS器件，其中SMC封装为印刷电路板中的电子部件提供保护以免受静电放电(ESD)、电快速瞬变(EFT)、闪电等的影响。然而，TVS器件的当前SMC封装在解决不同的散热要求、不同的制造工艺特征等以及其他电子部件和/或系统要求方面存在不足。

实用新型内容

在一些实施方式中，当前主题涉及表面安装结构和/或装置。该结构可以包括：外壳；至少部分地被外壳封装的引线框架，其中引线框架可以包括具有芯片安装垫的芯片安装表面；以及设置在芯片安装表面外部的一个或多个第一应力消除特征件。该结构还可以包括至少部分地被外壳封装的另一引线框架，其中另一引线框架可以包括一个或多个第二应力消除特征件。

在一些实施方式中，当前主题可以包括以下可选特征中的一个或多个。在一些实施方式中，半导体芯片可以被配置为耦接到芯片安装垫。在将半导体芯片耦接到芯片安装垫时，芯片安装表面不接触半导体芯片。

在一些实施方式中，当前主题的结构还可以包括由外壳完全封装的夹片，其中，另一引线框架可以被配置为耦接到夹片。半导体芯片可以包括半导体芯片工作区。夹片可以被配置为被耦接到半导体芯片工作区。此外，夹片可以被配置为包括远离夹片的一个或多个边缘横向延伸的一个或多个支撑杆。

在一些实施方式中，一个或多个第二应力消除特征件可以包括远离另一引线框架横向延伸的一个或多个应力消除杆。

在一些实施方式中，夹片可以被配置为具有弯曲结构，其中，夹片的弯曲结构的至少一部分可以被配置为远离半导体芯片延伸。

在一些实施方式中，引线框架可以包括倾斜部分，该倾斜部分被配置为远离芯片安装表面有角度地延伸。第一应力消除特征件可以被配置为形成在倾斜部分中。第一应力消除特征件可以包括以下至少一个：应力消除开口、一个或多个应力消除凹槽、以及它们的任意组合。一个或多个应力消除凹槽可以被配置为围绕引线框架的倾斜部分中的应力消除开口对称地形成。

在一些实施方式中，引线框架可以包括引线框架终端，并且另一引线框架可以包括另一个引线框架终端。引线框架终端和另一引线框架终端可以被配置为耦接到以下至少之一：衬底、印刷电路板及其任意组合。

在一些实施方式中，外壳可以由以下至少一种制成：环氧化合物、塑料及其任意组合。

在一些实施方式中，装置可以被配置为表面安装装置。该装置可以被配置为包括瞬态电压抑制器件。

在一些实施方式中，当前主题涉及用于制造上述装置的方法或装置。该方法可以包括：提供半导体芯片；在引线框架中形成一个或多个第一应力消除特征件，引线框架被配置为包括设置在引线框架的芯片安装表面上的芯片安装垫，一个或多个第一应力消除特征件被配置为形成在芯片安装表面的外部；使用芯片安装垫将引线框架耦接到所述半导体芯片；在另一个引线框架中形成一个或多个第二应力消除特征件；以及形成外壳以封装引线框架、另一引线框架和半导体芯片，其中，引线框架和另一引线框架中的每一个的至少一部分被配置为延伸到外壳的外部。

在一些实施方式中，第一应力消除特征件可以包括以下至少一个：一个或多个应力消除开口、一个或多个应力消除凹槽以及它们的任意组合。第二应力消除特征件可以包括一个或多个应力消除杆。

本文所述主题的一个或多个变体的细节在以下附图和描述中阐述。本文所述主题的其他特征和优点将从描述和附图以及权利要求书中显而易见。

附图说明

并入在本说明书中并构成本说明书一部分的附图显示了本文所公开主题的一些方面，并与说明书一起帮助解释了与公开的实施方式相关联的一些原理。在附图中，

图1示出了根据当前主题的一些实施方式的示例性表面安装封装结构；

图2示出了根据当前主题的一些实施方式的图1中所示结构的俯视图；

图3示出了根据当前主题的一些实施方式的图1中所示的夹片的侧视图；

图4示出了根据当前主题的一些实施方式的图3中所示的夹片的俯视图；

图5示出了根据当前主题的一些实施方式的图1中所示的第一引线和第二引线的侧视图；

图6示出了根据当前主题的一些实施方式的图5中所示的第一引线和第二引线的俯视图；

图7示出了TVS芯片的侧视图；

图8示出了图7中所示的TVS芯片的俯视图；

图9示出了图7中所示的TVS芯片的仰视图；以及

图10示出了根据当前主题的一些实施方式的示例性过程。

附图不一定按比例绘制。附图仅仅是表示，并不旨在描绘本公开的具体参数。附图旨在描绘当前主题的示例性实施方式，并且因此，不应被认为是对范围的限制。在附图中，相同的编号表示相同的元件。

此外，为了说明清楚，一些图中的某些元件可以被省略，和/或不按比例示出。横截面视图可以是“切片”和/或“近视”横截面视图的形式，为了说明清楚，省略了在“真实”横截面视图中否则可见的某些背景线。此外，为了清楚起见，某些附图中可以省略一些附图标记。

具体实施方式

现在将在下文中参考附图更全面地描述根据本公开的各种方法，其中示出了系统和方法的实施方式。器件、系统、部件等可以以许多不同的形式被体现，并且不应被解释为限于本文所阐述的示例实施方式。相反，提供这些示例实施方式是为了使本公开将是彻底和完整的，并且将向本领域技术人员充分传达当前主题的范围。

为了解决当前可用解决方案的这些缺陷和潜在的其他缺陷，当前主题的一个或多个实施方式涉及方法、系统、制造品等，除了其他可能的优点外，其可以提供用于不对称瞬态电压抑制器器件的封装结构，并且在一些示例实施方式中，提供用于不对称瞬态电压抑制器器件的表面安装(例如，A型(SMA)、B型(SMB)、C型(SMC)等)封装结构。

如上所述，瞬态电压抑制器(TVS)半导体器件可被用于保护电子部件免受瞬态电压、过电压等的影响。TVS芯片通常用作TVS半导体器件的核心部件。图7-9示出了现有的TVS芯片700。特别地，图7示出了TVS芯片700的侧视图；图8示出了图7所示的TVS芯片700的俯视图；以及图9示出了图7所示的TVS芯片700的仰视图。

参考图7，TVS芯片700可以包括芯片顶部702、芯片底部704、芯片中部706、芯片顶部保护环708和芯片底部保护环710。芯片中部706可以被设置在芯片顶部702和芯片底部704之间。芯片顶部保护环708可以被设置在芯片顶部702附近和/或可以被耦接到芯片顶部702。芯片底部保护环710可以被设置在芯片底部704附近和/或被耦接到芯片底部704。芯片700的部件的各种耦接可以以任何期望的方式实现，诸如，锡焊、焊接等。

如图8中更详细所示，芯片顶部702可以包括芯片顶部工作区802、芯片顶部保护区804和芯片顶部保护环708。芯片顶部工作区802可以被芯片保护区808包围，并且可以被用于定位和/或耦接与芯片700相关联的各种电子部件。芯片保护区804可以进一步被芯片顶部保护环708包围。

如图9中更详细所示，芯片底部704可以包括芯片底部工作区902和芯片底部保护环710。芯片底部工作区902可以被芯片底部保护环710包围，并可以被用于定位和/或耦接与芯片700相关联的各种电子部件。

如图7-9所示，芯片700可以被用于各种电子应用中，例如，诸如在多点式数据传输设备、系统等中，其中芯片700可以被配置为不对称TVS半导体器件。芯片700可以被用于防止可能对各种电子部件的操作有害的电压瞬变。

电压瞬变被定义为电能的短期间浪涌，并且是先前存储和/或通过其他方式(例如，诸如重电感负载、闪电等)感应的能量突然释放的结果。电压瞬变可以分为可预测或可重复的瞬变和随机瞬变。在电气或电子电路中，这种能量可以经由受控的切换动作以可预测的方式被释放，或者从外部来源随机感应到电路中。可重复瞬变通常由电动机、发电机的运行和/或反馈电路部件的切换引起。另一方面，随机瞬变通常由静电放电(ESD)和闪电引起，其通常不可预测地发生。

ESD的特征在于非常快的上升时间且非常高的峰值电压和电流，这可能是物体之间正负电荷不平衡的结果。日常活动产生的ESD可能超过标准半导体技术的易损性阈值。在闪电的情况下，即使直接雷击具有破坏性，由闪电引起的电压瞬变也不是直接雷击的结果。当雷击发生时，该事件会产生磁场，进而磁场可以在附近的电缆中感应出大量的电压瞬变。例如，云对云的雷击不仅会影响架空电缆，还会影响埋地电缆。即使1英里(1.6公里)远的雷击也能在电缆中产生70伏电压。在云对地的雷击中，电压瞬变产生的影响显著更大。

返回参考图7-9，在一些情况下，TVS芯片可以使用表面安装(例如，SMC)封装来进行封装，其在具有整体小尺寸的同时提供高功率。例如，SMC封装可被用于印刷电路板(PCB)，以保护各种电子部件免受ESD、电快速瞬变(EFT)、闪电和/或任何其他瞬变的影响。SMC封装允许电子部件的表面安装以及PCB上的空间优化(此类部件可以被安装在PCB上)。其特征还在于小的外形、改进的夹紧能力以及其他增强的特征。

一些不对称瞬态电压抑制器器件可以包括特殊的金属化工作区(例如，图8所示的工作区802、图9所示的工作区902)。这种不对称TVS芯片还可以具有不同的散热和/或不同的制造工艺特征和/或要求。在一些实施方式中，当前主题涉及被配置为解决不同散热和/或不同制造工艺特征和/或要求的表面安装(例如，A型、B型、C型等)封装结构。

图1示出了根据当前主题的一些实施方式的示例性表面安装封装结构100。结构100可以包括外壳或封装件102、半导体和/或TVS芯片104、夹片106、第一引线108、第二引线110以及芯片支撑或安装(本文中可互换使用的术语)垫112(其可以被设置在第二引线110上，如下文将讨论的)。

外壳102可以被配置为容纳和/或封装芯片104、夹片106以及第一引线108和第二引线110的至少一部分，包括芯片支撑垫112。第一引线108及第二引线110可以被配置为从外壳102延伸，用于导电耦接到其他电子部件和/或印刷电路板。外壳102可以被配置为由环氧化合物、塑料和/或任何其他合适的材料制造。

第一引线108可以包括第一端125和第二端127。第一引线108的第一端125可以使用任何已知机制(例如，焊料、焊接等)耦接到衬底和/或印刷电路板(PCB)120和/或任何其他电子部件。第二端127可以使用导电焊料114耦接到夹片106。特别地，第一引线108的第二端127可以耦接到夹片106的第一端129。虽然图1将第一引线108示出为具有弯曲形状，但可以理解，第一引线108可以具有任何期望的形状和/或其形状可以被改变以适应各种电路结构和/或定位。

第二引线110可以包括第一端121和第二端123。第二引线110的第一端121可以使用任何已知机制(例如，焊料、焊接等)耦接到PCB 120和/或任何其他电子部件。第二引线110还可以包括芯片支撑垫112，芯片支撑垫112可以被设置(例如，锡焊、焊接、模制等)在第二引线110的第二端123附近。芯片支撑垫112还可以使用导电焊料118耦接到芯片104。类似地，虽然图1将第二引线120示出为具有弯曲形状，但可以理解，第二引线110可以具有任何期望的形状和/或其形状可以被改变以适应各种电路结构和/或定位。

在一些实施方式中，第一引线108和第二引线110可以由导电材料制造，例如，诸如但不限于铜、铜合金、银、金属合金等和/或它们的任何组合。引线108、110可以进一步配置为在TVS芯片104和结构100可以连接到的电路(例如，PCB 120)之间提供电连接。

此外，在一些示例实施方式中，第一引线108和第二引线110可以包括各种结构特征(如下面将进一步详细讨论的)，这些结构特征可以被配置为帮助结构100的制造和使用过程。特别地，这种结构特征可以减少制造应力以及减少和/或防止在使用期间对芯片104的应力损坏。例如，出于这些目的，第一引线108可以包括应力保护和/或释放杆(图1中未示出)，并且第二引线110可以包括锁定孔和保护间隙(图1未示出)。

在一些示例非限制性实施方式中，第一引线108可以被配置为阴极，并且第二引线110可以被配置为阳极，诸如在单向TVS产品的情况下。如可以理解的，引线108和110的任何其他实施方式是可能的。

芯片104(类似于图7-8所示的芯片700)可以被耦接到夹片106。芯片104和夹片106的耦接可以发生在外壳102内。此外，芯片104的顶部工作面板(例如，图8所示的工作区802)可以被配置为使用导电焊料116被导电地耦接到夹片106的第二端131。此外，芯片104的底部工作面板(例如，图9所示的工作区902)可以被配置为使用导电焊料118被导电地耦接到芯片支撑垫112。

在一些实施方式中，夹片106可以由导电材料制造，例如，诸如但不限于铜、铜合金、银、金属合金等和/或它们的任何组合。夹片106可以被配置为在衬底120、芯片104以及第一引线108和第二引线110之间提供电路径。夹片106可以被配置为具有弯曲形状，其一部分可以被配置成远离第一引线108以及芯片104延伸。

夹片106可以被配置为在结构100的组装过程中吸收更多焊料，并可以在操作期间进一步提高结构100的可靠性。此外，夹片106可以包括各种结构特征(例如，散热面板和夹片支撑加工杆(clip support process bars)，如下文进一步详细讨论的)，其可以被配置为在操作期间改善和加速散热。

在一些实施方式中，设置在第二引线110上的芯片支撑垫112可以被配置为具有较大的表面积(如下文所述)，该表面积可以被设计用于耦接到较大芯片104的底部工作面板(例如，图9所示的区902)。芯片支撑垫112的这种更大的表面积可以被配置为防止组装期间焊料溢出。此外，芯片支撑垫112可以有利于在结构100的操作期间加速散热。

图2示出了图1所示的结构100的俯视图。如图2所示，外壳102可以具有大致矩形的形状，但是可以理解，外壳102可以具有任何期望的形状。芯片104可以被配置为定位在第二引线110的顶部。第二引线110的扁平面板210可以大于芯片104的面积，芯片104可以被定位在扁平面板210上方。

夹片106的第二端131可以被配置为耦接到芯片104的工作面板212。如图2所示，夹片106的第二端131的面积可以小于芯片104的工作面板212。夹片106还可以被配置为在芯片104的保护面板214的至少一部分上方延伸

第一引线108可以包括应力保护/释放杆204。夹片106的第一端129可以被配置为耦接到应力保护/释放杆204上。第二引线110可以包括应力保护/释放开口或孔202以及一个或多个应力保护/释放凹槽206(a，b)。应力保护/释放凹槽206可以被定位在应力保护开口202的每一侧上。

应力保护开口202和应力保护/释放凹槽206可以被设置在扁平面板210附近。应力保护杆204、应力保护/释放开口202和应力保护/释放凹槽206可以被布置在芯片104可以被布置的位置之外。应力保护/释放杆204、应力保护/释放开口202以及应力保护/释放凹槽206可以被配置为在制造和/或使用期间减轻结构100上的一些应力，例如，诸如通过为结构100提供更多的灵活性和散热能力，以及减少芯片开裂、破损等。

图3-4示出了图1所示的结构100的夹片106。特别地，图3示出了夹片106的侧视图，以及图4示出夹片106的俯视图。

如图3所示，夹片106可以包括设置在夹片106的第一端129处的第一端子302、具有支撑加工杆310的散热板304、弯曲部分308和设置在夹片106的第二端131处的第二端子306。第一端子302可以包括曲率，其中终端302可以被配置为在远离夹片106的散热板304的方向上弯曲。

弯曲部分308可以被设置在散热板304和第二端子306之间。弯曲部分308还可以被配置为在远离夹片106的散热板304的方向上弯曲。然而，弯曲部分308可以包括与第二端子306的曲率不同的曲率角。

第二端子306可以被配置用于使用焊料116耦接到芯片104(图3中未示出)。第二端子306可以被配置为基本平行于夹片106的散热板304。

参考图4，示出了夹片106的俯视图，散热板304可以被配置为包括支撑加工杆部分402(a，b)，其可以被配置为远离散热板304的边缘横向延伸。支撑加工杆部分402(a，b)可以被配置为形成支撑加工杆310，如图3所示。在一些示例实施方式中，每个部分402可以被配置为远离散热板304的每个相应边缘垂直地延伸，并且在彼此相反的方向上延伸。可以理解，每个部分402可以被配置为在任何期望的方向上延伸。

如图4所示，第二端子306可以被配置为具有比散热板304的表面积小的表面积。第二端子306也可以被配置为远离边缘垂直延伸。第二端子306的延伸轴线可以被配置为垂直于部分402的延伸轴线。可以理解，第二端子306可以被配置为在任何期望的方向上延伸。

图5-6示出了图1中所示的结构100的第一引线108和第二引线110。具体地，图5示出了第一引线108和第二引线110的侧视图，以及图6示出了第一引线108和第二引线110的俯视图。

如图5所示，第一引线108可以被配置为具有弯曲形状，其中第一端125被定位用于与衬底和/或PCB 120(图5中未示出)耦接。第二端127可以被定位用于耦接到夹片106(图5中未示出)。第一引线108还可以包括防潮凹槽和/或开口502，其可以被设置在第一引线108的第二端127附近。凹槽/开口502可以被配置为在操作、制造等期间减少结构100中的水分含量。

第二引线110可以被配置为具有多曲率结构，其扁平面板210在第二引线110的第二端123和倾斜部分504之间延伸。如上所述，扁平面板210可以被配置为包括和/或被耦接到芯片支撑垫112。芯片支撑垫112可以被配置为被定位在扁平面板210的面向芯片104(图5中未示出)的一侧。芯片支撑垫112的尺寸/面积可以小于扁平面板210的面积。

倾斜部分504可以被配置为以一角度远离扁平面板210并朝向第二引线110的第一端121延伸。倾斜部分505可以被配置为容纳凹槽206(a，b)和应力保护/释放开口202(图5中未示出)。第一端121可以与第一引线108类似地弯曲。第一端121的曲率可以被配置用于耦接到衬底和/或PCB 120(图5中未示出)。

参考图6，第一引线108可以包括应力保护/释放杆204，其可以被配置为远离第一引线108的主体横向延伸。应力保护或释放杆204的长度可以类似于扁平面板210的宽度，如图6所示。可以理解，应力保护/释放杆204可以具有任何期望的长度，并且可以根据结构100的制造、使用和/或任何其他要求来选择。如上所述，应力保护/释放杆204可以被用于减少和/或减轻结构100和/或其芯片104在制造和/或操作期间可能经受的应力。

例如如图6所示，第二引线110的扁平面板210可以具有大致矩形的形状(例如，正方形)，其尺寸可以被选择以容纳芯片104(图6中未示出)和/或任何其他部件的定位。例如，扁平面板210的长度和宽度可以被选择为与应力保护/释放杆204的长度相当。芯片支撑垫112可以被定位在扁平面板210的中心和/或任何其他区域。可以理解，可以使用任何期望的形状、大小、尺寸等的扁平面板210和/或芯片支撑垫112。

如上所述，倾斜部分504可以被配置为包括应力保护/释放开口202和凹槽206(a，b)，凹槽206可以被设置在开口202的任一端。凹槽206可以被配置为逐渐减小部分504的总宽度。凹槽206连同开口202可以被配置为向结构100和/或芯片104提供进一步的保护，使其诸如在制造、使用等期间免受应力。可以使用一个或多个凹槽206和/或一个或多个开口202。可替选地或附加地，凹槽206和/或开口202可以不被包括在第二引线110中。

图10示出了根据当前主题的一些实施方式的用于制造和/或制造用于不对称瞬态电压抑制器器件的表面安装封装结构的示例性过程1000。过程1000可以被用于制造和/或组装上面结合图1-6示出和讨论的结构100。过程1000可被用于制造/组装任何类型的表面安装结构，例如，诸如但不限于，例如，A型(SMA)、B型(SMB)、C型(SMC)等。

在1002处，可以提供半导体芯片。例如，半导体芯片可以是功率半导体芯片，例如额定功率为5000W和/或更大，和/或任何其他类型的芯片。半导体芯片可以具有任何期望的形状，例如矩形、非正方形、正方形等。这种芯片的示例是图1所示的芯片104。

在1004处，一个或多个第一应力消除特征件可以形成在引线框架(或引线)中。例如，如图1-2所示，引线框架可以是第二引线110。引线框架可以包括设置在引线框架的芯片安装表面(例如，如图2和图6所示的面板210)上的芯片支撑或安装(本文中可互换使用的术语)垫(例如，垫212)。第一应力消除特征件可以包括一个或多个应力保护/释放开口202和应力保护/释放凹槽206(a，b)(如图2和图6所示)。应力消除特征件可以形成在芯片安装表面的外部，例如面板210。

在1006处，引线框架(或引线)可以被耦接到半导体芯片。半导体芯片可以被配置为被安装在芯片支撑垫上。

在1008处，一个或多个第二应力消除特征件可以形成在另一个引线框架(或引线)中。这种其他引线框架可以是第一引线108，如图1-6所示。第二应力消除特征件可以包括应力保护/释放杆204，如图2和图6所示。

在1010处，可以形成外壳以封装引线框架、另一引线框架和半导体芯片，其中每个引线框架的至少一部分可以被配置为延伸到外壳的外部。

可以使用分立电路、专用集成电路(ASIC)、逻辑门和/或单芯片架构的任何组合来实施上述器件的部件和特征。此外，在适当的情况下，可以使用微控制器、可编程逻辑阵列和/或微处理器或前述的任何组合来实施器件的特征。需要注意的是，硬件、固件和/或软件元件在本文中可以被统称或单独称为“逻辑”或“电路”。

应当理解，上述框图中所示的示例性器件可以代表许多潜在实施方式的一个功能描述示例。因此，附图中描述的块功能的划分、省略或包括并不意味着用于实施这些功能的硬件部件、电路、软件和/或元件将必定被划分、省略或者包括在实施例中。

一些实施例可以使用表达“一个实施例”或“实施例”及其派生词进行描述。这些术语意味着结合实施例描述的特定特征、结构或特性被包括在至少一个实施例中。在说明书中的不同位置的出现的短语“在一个实施例中”(或其派生词)不一定都指同一实施例。此外，除非另有说明，否则上述特征被认为可以以任何组合一起使用。因此，单独讨论的任何特征可以彼此结合使用，除非注意到这些特征彼此不兼容。

需要强调的是，提供本公开的摘要是为了使读者快速确定技术公开的性质。提交它是基于这样的理解，即它将不被用于解释或限制权利要求的范围或含义。此外，在前述详细描述中，可以看出，出于简化本公开的目的，在单个实施例中将各种特征组合在一起。该公开的方法不应被解释为反映要求保护的实施例需要比每个权利要求中明确记载的更多的特征的意图。相反，如以下权利要求反映的，实用新型的主题在于少于单个公开实施例的所有特征。因此，以下权利要求在此被并入到详细描述中，其中每个权利要求作为单独的实施例独立存在。在所附权利要求中，术语“包括”和“其中”分别被用作术语“包含”、“其中”的简单英语等同物。此外，术语“第一”、“第二”、“第三”等仅用作标签，并不旨在对它们的对象施加数字要求。此外，本文中“包括”、“包含”或“具有”及其变体的使用意在涵盖其后列出的项目及其等同物以及附加项目。因此，术语“包括”、“包含”或“具有”及其变体是开放式表达，并且在本文中可以互换使用。

以上所述内容包括所公开架构的示例。当然，不可能描述部件和/或方法的每个可能的组合，但是本领域普通技术人员可以认识到，许多进一步的组合和排列是可能的。因此，新颖的架构旨在包含落入所附权利要求的精神和范围内的所有这样的变更、修改和变化。

出于说明和描述的目的，已呈现了示例实施例的前述描述。其并不旨在穷举或将本公开限制于所公开的精确形式。根据本公开，许多修改和变化是可能的。旨在本公开的范围不受该详细描述的限制，而是受所附权利要求的限制。要求本申请优先权的未来提交的申请可以以不同的方式要求所公开的主题，并且通常可以包括本文中以各种方式公开或以其他方式展示的任何一组一个或多个限制。

所有方向参考(例如，近端、远端、上、下、向上、向下、左、右、横向、纵向、前、后、顶部、底部、上方、下方、垂直、水平、径向、轴向、顺时针和逆时针)仅用于识别目的，以帮助读者理解本公开，而不产生限制，特别是关于本公开的位置、取向或使用。除非另有说明，否则连接参考(例如，附接、耦接、连接和接合)应被广义解释，并且可以包括元件集合之间的中间构件和元件之间的相对运动。因此，连接参考不一定推断两个元件直接连接并且彼此成固定关系。

此外，标识参考(例如，主要、次要、第一、第二、第三、第四等)并不旨在暗示重要性或优先级，而是用于区分一个特征与另一个特征。附图仅用于说明的目的，并且所附附图中反映的尺寸、位置、顺序和相对大小可能有所不同。

本公开的范围不受本文所述具体实施方式的限制。实际上，除了本文所描述的那些之外，根据前面的描述和附图，本公开的其他各种实施方式和修改对于本领域普通技术人员来说将是显而易见的。因此，这样的其他实施方式和修改旨在落入本公开的范围内。此外，本文针对特定目的在特定环境中的特定实施方式的上下文中描述了本公开。本领域普通技术人员将认识到，有用性不限于此，并且本公开可以在任何数量的环境中有益地被实施以用于任何数量的目的。因此，下面阐述的权利要求将根据本文所描述的本公开的全部广度和精神进行解释。

Claims (18)

1.一种用于不对称瞬态电压抑制器的封装结构，其特征在于，包括：

外壳；

引线框架，其至少部分地被所述外壳封装，所述引线框架包括具有芯片安装垫的芯片安装表面，以及被设置在所述芯片安装表面的外部的一个或多个第一应力消除特征件；以及

另一个引线框架，其至少部分地被所述外壳封装，所述另一个引线框架包括一个或多个第二应力消除特征件。

2.根据权利要求1所述的封装结构，其特征在于，半导体芯片被配置为被耦接到所述芯片安装垫。

3.根据权利要求2所述的封装结构，其特征在于，在将所述半导体芯片耦接到所述芯片安装垫时，所述芯片安装表面不接触所述半导体芯片。

4.根据权利要求2所述的封装结构，其特征在于，还包括被所述外壳完全封装的夹片，其中，所述另一个引线框架被配置为被耦接到所述夹片。

5.根据权利要求4所述的封装结构，其特征在于，所述半导体芯片包括半导体芯片工作区。

6.根据权利要求5所述的封装结构，其特征在于，所述夹片被配置为被耦接到所述半导体芯片工作区。

7.根据权利要求4所述的封装结构，其特征在于，所述夹片被配置为包括远离所述夹片的一个或多个边缘横向延伸的一个或多个支撑杆。

8.根据权利要求4所述的封装结构，其特征在于，所述一个或多个第二应力消除特征件包括远离所述另一个引线框架横向延伸的一个或更多个应力消除杆。

9.根据权利要求8所述的封装结构，其特征在于，所述夹片被配置为具有弯曲结构，其中，所述夹片的弯曲结构的至少一部分被配置为远离所述半导体芯片延伸。

10.根据权利要求1所述的封装结构，其特征在于，所述引线框架包括倾斜部分，所述倾斜部分被配置为远离所述芯片安装表面有角度地延伸。

11.根据权利要求10所述的封装结构，其特征在于，所述一个或多个第一应力消除特征件被配置为形成在所述倾斜部分中。

12.根据权利要求11所述的封装结构，其特征在于，所述一个或多个第一应力消除特征件包括以下至少一个：应力消除开口、一个或多个应力消除凹槽、以及它们的任意组合。

13.根据权利要求12所述的封装结构，其特征在于，所述一个或多个应力消除凹槽被配置为围绕所述引线框架的所述倾斜部分中的应力消除开口对称地形成。

14.根据权利要求1所述的封装结构，其特征在于，所述引线框架包括引线框架终端，并且所述另一个引线框架包括另一个引线框架终端。

15.根据权利要求14所述的封装结构，其特征在于，所述引线框架终端和所述另一个引线框架终端被配置为耦接到以下至少一个：衬底、印刷电路板以及它们的任意组合。

16.根据权利要求1所述的封装结构，其特征在于，所述封装结构被配置为表面安装封装结构。

17.根据权利要求1所述的封装结构，其特征在于，还包括瞬态电压抑制器件。

18.一种用于不对称瞬态电压抑制器的封装结构，其特征在于，包括：

外壳；

引线框架，其至少部分地被所述外壳封装，所述引线框架包括具有被配置为耦接到半导体芯片的芯片安装垫的芯片安装表面，以及被设置在所述芯片安装表面的外部的一个或多个第一应力消除特征件；

另一个引线框架，其至少部分地被所述外壳封装，所述另一个引线框架包括一个或多个第二应力消除特征件；

夹片，其被所述外壳完全封装，所述夹片被配置为耦接到所述半导体芯片的半导体芯片工作区，其中，所述另一个引线框架被配置为被耦接到所述夹片。

Images