CN219085968U - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN219085968U
CN219085968U CN202222606260.6U CN202222606260U CN219085968U CN 219085968 U CN219085968 U CN 219085968U CN 202222606260 U CN202222606260 U CN 202222606260U CN 219085968 U CN219085968 U CN 219085968U
Authority
CN
China
Prior art keywords
chip
semiconductor
clip
semiconductor package
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222606260.6U
Other languages
English (en)
Inventor
张锋
高超
何磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Semiconductor (Wuxi) Co Ltd
Original Assignee
Littelfuse Semiconductor (Wuxi) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Semiconductor (Wuxi) Co Ltd filed Critical Littelfuse Semiconductor (Wuxi) Co Ltd
Priority to CN202222606260.6U priority Critical patent/CN219085968U/zh
Application granted granted Critical
Publication of CN219085968U publication Critical patent/CN219085968U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种半导体封装件。本文涉及分立式半导体封装结构及其相关联的方法。该结构包括外壳、由外壳封装的芯片组件焊盘,其中芯片组件焊盘被配置用于耦接到半导体芯片。该结构还包括至少部分地由外壳封装的一个或多个引线、包括一个或多个端子和芯片链接器的夹片,其中端子被配置用于耦接到一个或多个引线,以及散热块,其中芯片链接器被耦接在半导体芯片和散热块之间。散热块被配置用于在操作期间从半导体芯片中去除热量。

Description

半导体封装件
技术领域
本公开总体上涉及功率分立式半导体器件的领域,更具体地涉及分立式半导体封装件,诸如,例如但不限于可靠性高的分立式半导体封装件。
背景技术
封装集成电路通常是半导体器件制造工艺的最后阶段。在封装期间,表示半导体器件的核心的半导体管芯被装入保护管芯免受物理损坏和腐蚀的外壳中。例如,半导体管芯通常使用焊料合金回流焊、导电环氧树脂等被安装在铜衬底上。被安装的半导体管芯通常随后被封装在塑料或环氧树脂化合物中。
分立式半导体是被指定为执行基本电子功能的器件,并且不能分成本身具有功能的单独部件。功率半导体在功率电子学中被用作开关或整流器。二极管、晶体管、晶闸管和整流器是分立式功率半导体的示例。分立式功率半导体存在于各种不同的环境中,从极低功率系统一直到极高功率系统。然而,常规分立式半导体器件和封装件的性能和可靠性较低,并且散热减少。
实用新型内容
提供以下实用新型内容以便以简化形式介绍一些概念,这些概念将在下面的详细描述中进一步被描述。该实用新型内容不旨在标识所要求保护的主题的关键或基本特征,也不旨在帮助确定所要求保护的主题的范围。
在一些实施方式中,当前主题涉及分立式半导体封装结构。该结构可以包括:外壳;由外壳封装的芯片组件焊盘,其中芯片组件焊盘可以被配置用于耦接到半导体芯片;至少部分地由外壳封装的一个或多个引线;包括一个或多个端子和芯片链接器的夹片(clip),其中端子可以被配置用于耦接到一个或多个引线;以及散热块,其中芯片链接器可以被耦接在半导体芯片和散热块之间。散热块可以被配置用于在操作期间从半导体芯片中去除热量。
在一些实施方式中,当前主题可以包括以下可选特征中的一个或多个。该结构可以包括散热器,其被耦接到芯片组件焊盘的第一表面。半导体芯片可以被耦接到芯片组件焊盘的第二表面,其中第二表面可以与第一表面相对。在将半导体芯片耦接到芯片组件焊盘时,散热器不接触半导体芯片。散热器可以包括被定位在散热器和芯片组件焊盘之间的法兰。散热器的至少一部分可以被耦接到外壳。
在一些实施方式中,一个或多个引线可以包括被耦接到夹片的一个或多个端子中的第一端子的第一引线、被耦接到夹片的一个或多个端子中的第二端子的第二引线、以及被耦接到芯片组件焊盘的第三引线。第一引线和第二引线可以被配置为延伸到外壳之外,并且第三引线可以被外壳封装。
在一些实施方式中,散热块可以由导电材料制成。导电材料可以包括以下中的至少之一:铜、铜合金、金属、金属合金及其任意组合。散热块可以具有预定的厚度。散热块可以被配置为至少在向半导体芯片施加负载突降脉冲期间和之后从半导体芯片去除热量。半导体芯片可以包括工作区域。夹片可以被配置为被耦接到半导体芯片的工作区域。散热块可以被配置为被定位在半导体芯片的工作区域上方。
在一些实施方式中,一个或多个夹片端子可以被配置为包括一个或多个支撑突起部分,该一个或多个支撑突起部分远离一个或多个夹片端子的一个或多个边缘横向延伸。夹片可以被配置为具有弯曲结构,其中夹片的弯曲结构的至少一部分可以被配置为远离半导体芯片延伸。
在一些实施方式中,芯片组件焊盘可以包括用于在操作期间从半导体芯片去除水分的水分凹槽。
在一些实施方式中,外壳可以由以下中的至少之一制成:环氧化合物、塑料及其任意组合。
在一些实施方式中,该结构可以包括瞬态电压抑制器件。
在一些实施方式中,当前主题涉及制造上述结构的方法。该方法可以包括:提供半导体芯片;形成具有用于定位半导体芯片的法兰的散热器,该法兰被形成在散热器的上表面;使用芯片组件焊盘将半导体芯片耦接到散热器和法兰,其中芯片被配置为被定位在芯片组件焊盘的上表面,芯片组件焊盘被配置为被定位在法兰的上表面;形成具有一个或多个夹片端子和芯片链接器的夹片,并使用芯片链接器将夹片耦接到半导体芯片;形成一个或多个引线并将该一个或多个引线耦接到一个或多个夹片端子;将散热块定位并耦接到芯片链接器的上表面,该散热块被配置为在操作期间从半导体芯片中去除热量;以及形成外壳以封装半导体芯片、芯片组件焊盘、夹片、散热器和/或法兰的至少一部分、以及引线的至少一部分,其中一个或多个引线的至少一部分可以被配置为延伸到外壳之外。
本文所述主题的一个或多个变体的细节在以下附图和描述中阐述。本文所述主题的其他特征和优点将从描述和附图以及权利要求书中显而易见。
附图说明
并入在本说明书中并构成本说明书一部分的附图显示了本文所公开主题的一些方面,并与说明书一起帮助解释了与公开的实施方式相关联的一些原理。在附图中,
图1a至图1d示出了根据当前主题的一些实施方式的用于容纳半导体芯片的示例性分立式功率半导体结构或装置;
图2a至图2c示出了根据当前主题的一些实施方式的图1a至图1d中所示结构的示例性散热器;
图3a至图3d示出了根据当前主题的一些实施方式的图1a至图1d中所示结构的示例性夹片;
图4a至图4b示出了根据当前主题的一些实施方式的图1a至图1d中所示结构的示例性块;
图5示出了示例性半导体芯片;和
图6示出了根据当前主题的一些实施方式的示例性过程。
附图不一定按比例绘制。附图仅仅是表示,并不旨在描绘本公开的具体参数。附图旨在描绘当前主题的示例性实施方式,并且因此,不应被认为是对范围的限制。在附图中,相同的编号表示相同的元件。
此外,为了说明清楚,一些图中的某些元件可以被省略,和/或不按比例示出。横截面视图可以是“切片”和/或“近视”横截面视图的形式,为了说明清楚,省略了在“真实”横截面视图中否则可见的某些背景线。此外,为了清楚起见,某些附图中可以省略一些附图标记。
具体实施方式
现在将在下文中参考附图更全面地描述根据本公开的各种方法,其中示出了系统和方法的实施方式。器件、系统、部件等可以以许多不同的形式被体现,并且不应被解释为限于本文所阐述的示例实施方式。相反,提供这些示例实施方式是为了使本公开将是彻底和完整的,并且将向本领域技术人员充分传达当前主题的范围。
为了解决当前可用解决方案的这些缺陷和潜在的其它缺陷,当前主题的一个或多个实施方式涉及方法、系统、制造品等,除了其它可能的优点之外,其还可以提供一种用于功率半导体器件的封装结构,其可以有利地被配置为在此类器件的操作期间促进散热,以及提高它们的性能和可靠性。
存在许多用于容纳分立式功率半导体的封装件。例如,TO-263(可从美国伊利诺伊州芝加哥市的力特保险丝公司获得其各种实施方式)是一种旨在用于在印刷电路板(PCB)上进行表面安装的半导体封装类型。TO-263满足联合电子设备工程委员会(JointElectron Device Engineering Council,JEDEC)标准,其中JEDEC是全球微电子行业标准组织。封装件的特征在于通常为矩形-立方体形状,TO-263在其底部具有扁平的散热器,其中引线(端子)弯曲以贴靠在PCB的表面。TO-263封装件在其底部表面还具有大的热平面,用于与引线一起连接到PCB。
对于分立式功率半导体封装件的一个发展方向是更高的可靠性,尤其是对于汽车和航空产品。一些现有的TO-263封装件是为商业应用设计的,诸如例如汽车和航空应用。该封装件可被用于提供乘客安全、功率管理和子系统保护,其能够防止高能量的瞬态脉冲对下游造成损害。此类高能量的瞬态脉冲可以被称为负载突降脉冲。可以应用一些瞬态电压抑制器(TVS)器件,以减轻来自负载突降脉冲的损害。TO-263可以是表面安装的,并且可以包括TVS器件(例如,在汽车应用中)。然而,现有的TO-263封装件不能满足高速耗散要求。
瞬态电压抑制器(TVS)半导体器件可被用于保护电子部件免受瞬态电压、过电压等的影响。TVS芯片通常用作TVS半导体器件的核心部分。可以理解,可以使用任何其它类型的半导体芯片和/或器件。图5示出了示例性半导体芯片500。特别地,图5示出了半导体芯片500的俯视图。
如图5所示,半导体芯片500可以包括芯片顶部部分502,其可以包括芯片中间部分和/或工作区域504和芯片边界和/或保护区域506。芯片中间部分504可以被芯片边界/保护区域506包围。
芯片500可以被用于各种电子应用中,诸如例如汽车设备/系统、航空设备/系统、多点数据传输设备、系统等,其中芯片500可以被配置为TVS半导体器件和/或任何其它类型的半导体器件。芯片500可被用于防止可能对各种电子部件的操作有害的电压瞬变。
电压瞬变被定义为电能的短期间浪涌,并且是先前存储和/或通过其他方式(例如,诸如重电感负载、闪电等)感应的能量突然释放的结果。电压瞬变可以分为可预测或可重复的瞬变和随机瞬变。在电气或电子电路中,这种能量可以经由受控的切换动作以可预测的方式被释放,或者从外部来源随机感应到电路中。可重复瞬变通常由电动机、发电机的运行和/或反馈电路部件的切换引起。另一方面,随机瞬变通常由静电放电(ESD)和闪电引起,其通常不可预测地发生。
ESD的特征在于非常快的上升时间且非常高的峰值电压和电流,这可能是物体之间正负电荷不平衡的结果。日常活动产生的ESD可能超过标准半导体技术的易损性阈值。在闪电的情况下,即使直接雷击具有破坏性,由闪电引起的电压瞬变也不是直接雷击的结果。当雷击发生时,该事件会产生磁场,进而磁场可以在附近的电缆中感应出大量的电压瞬变。例如,云对云的雷击不仅会影响架空电缆,还会影响埋地电缆。即使1英里(1.6公里)远的雷击也能在电缆中产生50伏电压。在云对地的雷击中,电压瞬变产生的影响显著更大。
在一些情况下,TVS芯片可以使用表面安装封装来进行封装,其在具有整体小尺寸的同时提供高功率。例如,SMC封装可被用于印刷电路板(PCB),以保护各种电子部件免受ESD、电快速瞬变(EFT)、闪电和/或任何其他瞬变的影响。SMC封装允许电子部件的表面安装以及PCB上的空间优化(此类部件可以被安装在PCB上)。其特征还在于小的外形、改进的夹紧能力以及其他增强的特征。
在一些实施方式中,当前主题可以被配置为提供高可靠性和高性能的分立式功率半导体封装件或结构,其可以被配置为包括半导体芯片,其被安装在芯片安装焊盘上,该芯片安装焊盘被定位在被并入到散热器中的法兰上方。这可以允许改进的水分去除能力。该结构还可以包括被耦接到一个或多个引线和芯片安装焊盘的夹片。导电片(slug)或块(block)(例如铜)或任何其它散热设备还可以被耦接(例如,使用焊料)到夹片,其中夹片被定位在导电块和被耦接到半导体芯片的芯片链接器之间。导电块的使用可以被配置为促进在例如负载突降脉冲期间从半导体芯片吸收热量。此外,可以使用焊料将夹片耦接到结构的引线,而不是通过导线键合,这可以进一步提高散热。
图1a至图1d示出了根据当前主题的一些实施方式的用于容纳半导体芯片(例如如图5所示)的示例性分立式功率半导体结构或装置100。图1a是结构100的透视图。图1b是结构100的透明侧视图。图1c是结构100的透明俯视图。
图1d是没有封装外壳的结构100的透视图。例如,结构100可以是一种类型的TO-263封装件。例如,结构100可以被配置为容纳TVS器件(例如,类似于图5中所示)。结构100可以被配置为适用于单向和/或双向半导体器件。
参考图1a至图1d,结构100可以被配置为包括外壳或封装件102、半导体芯片(例如,分立式半导体芯片)104、芯片安装焊盘106、法兰110、散热器112、一个或多个导电引线(端子)114,116,118、夹片120、芯片链接器122和吸热块或片150。
外壳102可以被配置为容纳和/或封装芯片104、芯片安装焊盘106、法兰110、散热器112、一个或多个导电引线114,116,118的至少一部分、芯片链接器122,以及吸热或散热块150。引线114-118可以被配置为从外壳102延伸,以用于导电地耦接到其它电子部件和/或印刷电路板。外壳102可以被配置为由环氧化合物、塑料和/或任何其它合适的材料制造。在一些实施方式中,结构100可以被配置为被定位在衬底和/或印刷电路板(PCB)(图1a至图1d中未示出)上。结构100的外壳102可以被配置为向其封装的部件提供保护,使其免受可能对芯片104造成内部应力、破损、破裂等的外部应力的影响,例如,弯曲、折叠等。特别地,外壳102还可以提供防止机械应力、水分、灰尘、碎屑等的保护。
在一些实施方式中,在一侧(例如,如图1a至图1d所示的底侧)上,芯片104可以被配置为被耦接到芯片组件焊盘106。该芯片组件焊盘106然后可以被耦接到法兰110,法兰110转而可以被耦接到散热器112。在另一侧(例如,如图1a至图1d所示的芯片的顶侧)上,芯片104可以被耦接到芯片链接器122,其继而可以被耦接到夹片120。块150可以被配置为被定位在芯片链接器122和夹片120的顶部上,其中块150可以被耦接到芯片104、芯片链接器122和/或夹片120中的至少一个。块150可以由铜、铜合金、金属、金属合金和/或任何其它合适的材料制成。它与散热器112一起,可被用于在结构100的操作期间(诸如,例如在负载突降脉冲的发生期间)辅助散热。结构100的上述部件之间的各种耦接可以使用焊料和/或任何其它所需技术来实现。
如上所述,散热器112可以被配置为帮助从半导体芯片104散热。在一些实施方式中,散热器112可以被配置为包括散热器前支撑端子128和/或一个或多个导电引线(端子)114、116和118的至少一部分。散热器前支撑端子128可以被设置在散热器112(并且因此是结构100)的一侧上,并且引线114-118可以被设置在与散热器前支撑端子128相对的另一侧上。
在一些实施方式中,散热器112、两个引线114,118和末端引线116可以被耦接为单一结构。散热器112、芯片组件焊盘106、散热器前支撑端子128和引线114-118可以由单个、单一的导电材料形成,诸如例如铜、铜合金、金属、金属合金和/或任何其它合适的材料、和/或它们的任意组合。可替选地或附加地,散热器112、芯片组件焊盘106、散热器前支撑端子128和引线114-118可以由不同的导电材料形成,诸如,例如上面列出的那些。引线114可以是栅极端子;引线116可以是处理端子(process terminal);以及引线118可以是阳极端子。引线116可以被耦接到散热器112。引线114和引线118可以被耦接到夹片120并且可以与散热器112分离。
除了提供从芯片104消散水分之外,法兰110和芯片组件焊盘106可以被配置为将芯片104保持在结构100内的预定位置中。在一些示例中,非限制性实施方式中,芯片组件焊盘106可以被配置为具有可以大于芯片104的表面积(例如,底部表面积)的表面积。芯片组件焊盘106可以是平坦的和/或可以在其周边边缘处升高,从而提供芯片104在其位置中的进一步固定(例如,除了焊接之外)。在后一种实施方式中,这种周边升高还可以被配置为在芯片104周围提供保护屏障,从而进一步帮助从芯片104消散水分。
在一些实施方式中,夹片120可以包括芯片链接器122、夹片端子124和另一个夹片端子126。芯片链接器122可以被配置为被设置在芯片104上方。如图1a至图1d所示,芯片连接器122可以具有矩形(例如,正方形)形状并且可以被配置为被定位在芯片104的一部分之上。如可以理解的,芯片链接器122可以具有任何期望的形状、形式、厚度和/或任何其它尺寸。块150可以被配置为被耦接到夹片120的芯片链接器122的上表面,并且芯片链接器122的底部表面可以被耦接到芯片104。块150可以具有任何期望的形状、形式、厚度和/或任何其它尺寸。如可以理解的,任何部件100的尺寸可以被如此选择以适应结构100的特定实施方式和/或使用。
夹片120的夹片端子124、126可以被设置在芯片链接器122的相对侧上,并且可以被对齐用于耦接到端子114和118。例如,夹片端子124可以被配置为被耦接到端子114并且夹片端子126可以被配置为被耦接到端子118。如可以理解的,端子的任何其它布置都是可能的。芯片链接器122、夹片端子124和夹片端子126可以被配置为由单个、单一的导电材料形成,诸如,例如但不限于铜、铜合金、金属、金属合金、及其任意组合。可替选地或另外地,芯片链接器122、夹片端子124和夹片端子126可以被配置为由不同材料形成,诸如,例如上面列出的那些。
由于端子114和118与相应的夹片端子124和126之间的连接,夹片120可以被电气连接到散热器112以及块150。如上所述,散热器112和块150的使用增强了结构100的吸热特性,其中块150可以被配置为在操作期间(例如,诸如在负载突降脉冲期间)从芯片104(例如,芯片104的背面)吸收热量。
图2a至图2c示出了根据当前主题的一些实施方式的结构100的示例性散热器112。在图中,图2a是散热器112的俯视图;图2b是散热器112的侧视图;以及图2c是散热器112的透视图。
如上所述,散热器112可以被配置为包括散热器前支撑端子128。法兰110可以被配置为被定位在散热器112的顶部上。芯片组件焊盘106被设置在法兰110的顶部上并且可以被用于芯片104的定位(图2a至图2c中未示出)。法兰112可包括一个或多个散热器凹槽202(a,b)。凹槽202可以被配置为被设置在法兰110的两侧上并且靠近散热器前支撑端子128。在一些示例性实施方式中,凹槽202可以被配置为在制造过程期间辅助,从而防止散热器112和结构100的其它部件之间的各种化合物沉积。此外,芯片组件焊盘106可以被配置为包括一个或多个凹口(notch)204。凹口204可以被设置在垂直侧(例如,面向散热器前支撑端子128的一侧)上和/或芯片组件焊盘106的任何和/或所有垂直侧上。凹口204可以被配置为用作可以在结构100的操作期间帮助水分消散(例如,从芯片104去除水分)的水分去除通道。
如图2c所示,引线114,116,118可以被配置为具有多弯曲形状。此类形状可能有助于结构100到衬底、PCB和/或任何其它部件的耦接/连接。例如,引线114可以包括外部元件连接部分208(用于例如使用焊接而耦接到衬底、PCB等)、被配置为远离部分208延伸的垂直部分212、被配置为导引到外壳102(图2c中未示出)中的水平部分216、以及弯曲部分220,该弯曲部分220可以被配置为连接到夹片连接器224。夹片连接器224可以被配置用于连接到(例如,使用焊接)夹片120的夹片端子124。在一些示例性实施方式中,夹片连接器224可以被配置为具有比部分208、212、216和220的宽度更大的宽度。
引线118可以被配置为类似于引线114(并且可以关于引线116对称地定位)。引线118可以包括外部元件连接部分210(用于例如使用焊接而耦接到衬底、PCB等)、远离部分210延伸的垂直部分214、导引到外壳102(图2c中未示出)中的水平部分218、以及用于连接到夹片连接器226的弯曲部分222。夹片连接器226可以被配置为耦接(例如,使用焊接)到夹片120的夹片端子126。类似于夹片连接器224,夹片连接器226可以被配置为具有比部分210、214、218和222的宽度更大的宽度。
引线116可以被配置为具有外部元件连接部分232、弯曲部分230和芯片组件焊盘连接器部分228。在一些示例性实施方式中,部分228至232可以被配置为具有均匀的宽度和/或不同的宽度。此外,部分228至232可以被配置为以它们的整体被设置在外壳102(图2c中未示出)内。可替选地或另外地,部分228至232中的一个或多个和/或一部分可以被配置为延伸到外壳102的外部。芯片组件焊盘106和引线116可以被配置为形成单一结构和/或是可以使用任何所需机制(例如焊料、焊接等)被耦接在一起的单独结构。
图3a至图3d示出了根据当前主题的一些实施方式的结构100的示例性夹片120。在图中,图3a是夹片120的俯视图;图3b是夹片120的侧视图;图3c是夹片120的透视图;图3d是夹片120的后透视图。
如上所述,夹片120可以被配置为包括芯片链接器122和夹片端子124、126。夹片端子124可以使用连接器302被耦接到芯片链接器122,并且夹片端子126可以使用连接器304被耦接到芯片链接器122。连接器302、304可以被配置为具有多面弯曲形式,其可以被配置用于将夹片端子120、124分别耦接到引线114、118。芯片链接器122和夹片端子124、126可以被配置为形成可以由导电材料(诸如,例如铜、铜合金、金属、金属合金和/或任何其它合适的材料)制造的单一结构。可替选地或附加地,芯片链接器122和夹片端子124、126可以是被导电地耦接在一起(例如,使用焊料)的单独部件。
在一些实施方式中,连接器302、304可以具有比夹片端子124、126的宽度更窄的宽度。可替选地或另外,连接器302、304和夹片端子124、126可以具有均匀的宽度。
如图3a所示,夹片端子124可以包括突起部分306、308,突起部分306、308可以被配置为彼此相对地被设置在夹片端子124上。突起部分306、308可以被配置为远离夹片端子124的边缘横向延伸。类似地,夹片端子126可以包括突起部分310、312,突起部分310、312可以被配置为彼此相对地被设置在夹片端子126上。突起部分310、312可以被配置为远离夹片端子126的边缘横向延伸,其中夹片端子124的突起部分308可以被配置为面对夹片端子126的突起部分310。突起部分306至312可以被配置为在将端子124、126分别耦接到引线114、118期间进行辅助。此外,突起部分306至312还可被配置用于在制造期间支持结构100的各种部件在外壳102中的定位。
如图3b至3d所示,连接器304可以包括被配置为朝向芯片链接器122弯曲的第一弯曲部分320、可以包括突起部分312(和突起部分310(图3b中未示出))的平坦部分318、以及可以包括夹片端子126的夹片端子部分322。夹片端子部分322可以被配置为弯曲以用于连接到引线118。另一个平坦部分324可以被配置为将连接器304耦接到芯片链接器122。弯曲部分330可以被设置为平坦部分324和芯片链接器122之间的互连件。连接器302的结构(如图3a和图3c至图3d所示)可以类似于连接器304的结构。
如图3c至图3d所示,与夹片端子124、126相比,连接器302、304的多面弯曲结构可以允许芯片链接器122被定位在较低水平处。这可以允许改进芯片104(图3a至图3d中未示出)到引线114、118的耦接。它还可以在结构100的各种部件的制造和/或耦接期间提供额外的支撑。此外,连接器302、304的升高特性还可以允许定位块150,其上表面(即,不面向芯片104的表面)可以与连接器302、304齐平。此外,连接器302、304的升高特性可以进一步在结构100的操作期间辅助从芯片104散热。
夹片120的优点还在于它不要求结构100的任何部件的任何引线键合。相反,夹片120的各种元件(例如,端子124,126、芯片链接器122等)可以被配置为使用焊料和/或任何其它类似技术被耦接到结构100的其它相应部件。与现有的引线键合结构相比,这可以进一步减少热量积聚。
图4a至图4b示出了根据当前主题的一些实施方式的块150。图4a是块150的透视俯视图,以及图4b示出了块150的俯视图。如图所示,块150可以被配置为具有上表面402和侧壁404。侧壁404可以被配置为具有预定高度,该预定高度可以被选择用于结构100的特定应用和/或用途。如上所述,块150可以由任何导电材料制成,诸如,例如铜、铜合金、金属、金属合金和/或任何其它材料。块150可以被配置为在结构100的操作期间从芯片104吸收热量。
图6示出了根据当前主题的一些实施方式的用于制造和/或制造封装结构的示例性过程600。例如,封装结构可以被用于封装半导体芯片,诸如,例如TVS器件。过程600可被用于制造和/或组装以上结合图1a至图4b所示和讨论的结构100。
在602处,可以提供半导体芯片。例如,半导体芯片可以是功率半导体芯片,例如额定功率为5000W和/或更大,和/或任何其他类型的芯片。半导体芯片可以具有任何期望的形状,例如矩形、非正方形、正方形等。这种芯片的示例是图1a-b所示的芯片104。
在604处,可以形成具有法兰的散热器,以用于半导体芯片的定位。例如,法兰110可以被形成在散热器112的上表面。
在606处,可以使用芯片组件焊盘将半导体芯片耦接到散热器和法兰。如图1a至图1d所示,芯片104可以被定位在芯片组件焊盘106的上表面,芯片组件焊盘106继而可以被定位在法兰110的上表面。焊接可以被用作上述部件之间的耦接机制。引线116可以被耦接到芯片组件焊盘106。
在608处,可以形成具有一个或多个夹片端子的夹片并且使用芯片链接器(例如,芯片链接器122)将其耦接到芯片。如图1a至图3d所示,夹片120可以包括两个夹片端子124、126,其可被用于连接到相应的引线114、118。
在610处,可以形成引线114、118并将其耦接到相应的夹片端子124、126。
在612处,可以定位导电块(例如,散热设备)并将其耦接到芯片链接器的上表面(即,与耦接到芯片104的表面相对的表面)。如图1a至图4b所示,块150可被用作散热机制以在结构100的操作期间从芯片104去除热量。
在614处,可以形成外壳以封装半导体芯片、芯片组件焊盘、夹片以及散热器和/或法兰的至少一部分、以及引线的至少一部分,其中一个或多个引线的至少一部分可以被配置为延伸到外壳的外部。
可以使用分立电路、专用集成电路(ASIC)、逻辑门和/或单芯片架构的任何组合来实施上述器件的部件和特征。此外,在适当的情况下,可以使用微控制器、可编程逻辑阵列和/或微处理器或前述的任何组合来实施器件的特征。需要注意的是,硬件、固件和/或软件元件在本文中可以被统称或单独称为“逻辑”或“电路”。
应当理解,上述框图中所示的示例性器件可以代表许多潜在实施方式的一个功能描述示例。因此,附图中描述的块功能的划分、省略或包括并不意味着用于实施这些功能的硬件部件、电路、软件和/或元件将必定被划分、省略或者包括在实施例中。
一些实施例可以使用表达“一个实施例”或“实施例”及其派生词进行描述。这些术语意味着结合实施例描述的特定特征、结构或特性被包括在至少一个实施例中。在说明书中的不同位置的出现的短语“在一个实施例中”(或其派生词)不一定都指同一实施例。此外,除非另有说明,否则上述特征被认为可以以任何组合一起使用。因此,单独讨论的任何特征可以彼此结合使用,除非注意到这些特征彼此不兼容。
需要强调的是,提供本公开的摘要是为了使读者快速确定技术公开的性质。提交它是基于这样的理解,即它将不被用于解释或限制权利要求的范围或含义。此外,在前述详细描述中,可以看出,出于简化本公开的目的,在单个实施例中将各种特征组合在一起。该公开的方法不应被解释为反映要求保护的实施例需要比每个权利要求中明确记载的更多的特征的意图。相反,如以下权利要求反映的,本实用新型的主题在于少于单个公开实施例的所有特征。因此,以下权利要求在此被并入到详细描述中,其中每个权利要求作为单独的实施例独立存在。在所附权利要求中,术语“包括”和“其中”分别被用作术语“包含”、“其中”的简单英语等同物。此外,术语“第一”、“第二”、“第三”等仅用作标签,并不旨在对它们的对象施加数字要求。此外,本文中“包括”、“包含”或“具有”及其变体的使用意在涵盖其后列出的项目及其等同物以及附加项目。因此,术语“包括”、“包含”或“具有”及其变体是开放式表达,并且在本文中可以互换使用。
为了方便和清楚起见,诸如“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”、“侧向”、“横向”、“径向”、“内部”、“外部”、“左”和“右”的术语在本文中可被用于描述特征和部件的相对放置和定向,每个都相对于本文所提供的透视图、分解透视图和横截面视图中的其它特征和部件的几何形状和定向。所述术语不旨在限制并且包括具体提及的词语、其中的派生词以及类似含义的词语。
以上所述内容包括所公开架构的示例。当然,不可能描述部件和/或方法的每个可能的组合,但是本领域普通技术人员可以认识到,许多进一步的组合和排列是可能的。因此,新颖的架构旨在包含落入所附权利要求的精神和范围内的所有这样的变更、修改和变化。
出于说明和描述的目的,已呈现了示例实施例的前述描述。其并不旨在穷举或将本公开限制于所公开的精确形式。根据本公开,许多修改和变化是可能的。旨在本公开的范围不受该详细描述的限制,而是受所附权利要求的限制。要求本申请优先权的未来提交的申请可以以不同的方式要求所公开的主题,并且通常可以包括本文中以各种方式公开或以其他方式展示的任何一组一个或多个限制。
所有方向参考(例如,近端、远端、上、下、向上、向下、左、右、横向、纵向、前、后、顶部、底部、上方、下方、垂直、水平、径向、轴向、顺时针和逆时针)仅用于识别目的,以帮助读者理解本公开,而不产生限制,特别是关于本公开的位置、取向或使用。除非另有说明,否则连接参考(例如,附接、耦接、连接和接合)应被广义解释,并且可以包括元件集合之间的中间构件和元件之间的相对运动。因此,连接参考不一定推断两个元件直接连接并且彼此成固定关系。
此外,标识参考(例如,主要、次要、第一、第二、第三、第四等)并不旨在暗示重要性或优先级,而是用于区分一个特征与另一个特征。附图仅用于说明的目的,并且所附附图中反映的尺寸、位置、顺序和相对大小可能有所不同。
本公开的范围不受本文所述具体实施方式的限制。实际上,除了本文所描述的那些之外,根据前面的描述和附图,本公开的其他各种实施方式和修改对于本领域普通技术人员来说将是显而易见的。因此,这样的其他实施方式和修改旨在落入本公开的范围内。此外,本文针对特定目的在特定环境中的特定实施方式的上下文中描述了本公开。本领域普通技术人员将认识到,有用性不限于此,并且本公开可以在任何数量的环境中有益地被实施以用于任何数量的目的。因此,下面阐述的权利要求将根据本文所描述的本公开的全部广度和精神进行解释。

Claims (18)

1.一种半导体封装件,其特征在于,包括:
外壳;
由所述外壳封装的芯片组件焊盘,所述芯片组件焊盘被配置用于耦接到半导体芯片;
一个或多个引线,所述一个或多个引线至少部分地由所述外壳封装;
夹片,所述夹片包括一个或多个端子和芯片链接器,所述一个或多个端子被配置用于耦接到所述一个或多个引线;以及
散热块,其中,所述芯片链接器被耦接在所述半导体芯片和所述散热块之间,所述散热块被配置用于在操作期间从所述半导体芯片中去除热量。
2.根据权利要求1所述的半导体封装件,其特征在于,还包括被耦接到所述芯片组件焊盘的第一表面的散热器,其中,所述半导体芯片被耦接到所述芯片组件焊盘的第二表面,所述第二表面与所述第一表面相对。
3.根据权利要求2所述的半导体封装件,其特征在于,在所述半导体芯片耦接到所述芯片组件焊盘时,所述散热器不接触所述半导体芯片。
4.根据权利要求2所述的半导体封装件,其特征在于,所述散热器包括被定位在所述散热器和所述芯片组件焊盘之间的法兰。
5.根据权利要求2所述的半导体封装件,其特征在于,所述散热器的至少一部分被耦接到所述外壳。
6.根据权利要求1所述的半导体封装件,其特征在于,所述一个或多个引线包括:
第一引线,所述第一引线被耦接到所述夹片的所述一个或多个端子中的第一端子;
第二引线,所述第二引线被耦接到所述夹片的所述一个或多个端子中的第二端子;以及
第三引线,所述第三引线被耦接到所述芯片组件焊盘。
7.根据权利要求6所述的半导体封装件,其特征在于,所述第一引线和所述第二引线被配置为延伸到所述外壳的外部,并且所述第三引线被所述外壳封装。
8.根据权利要求1所述的半导体封装件,其特征在于,所述散热块由导电材料制成。
9.根据权利要求8所述的半导体封装件,其特征在于,所述散热块具有预定厚度。
10.根据权利要求9所述的半导体封装件,其特征在于,所述散热块被配置为至少在向所述半导体芯片施加负载突降脉冲期间和之后从所述半导体芯片去除热量。
11.根据权利要求9所述的半导体封装件,其特征在于,所述半导体芯片包括工作区域。
12.根据权利要求11所述的半导体封装件,其特征在于,所述夹片被配置为被耦接到所述半导体芯片的工作区域。
13.根据权利要求12所述的半导体封装件,其特征在于,所述散热块被配置为被定位在所述半导体芯片的工作区域上。
14.根据权利要求1所述的半导体封装件,其特征在于,所述夹片的一个或多个端子被配置为包括一个或多个支撑突起部分,所述支撑突起部分远离所述夹片的一个或多个端子的一个或多个边缘横向延伸。
15.根据权利要求14所述的半导体封装件,其特征在于,所述夹片被配置为具有弯曲结构,其中,所述夹片的弯曲结构的至少一部分被配置为远离所述半导体芯片延伸。
16.根据权利要求1所述的半导体封装件,其特征在于,所述芯片组件焊盘包括用于在操作期间从所述半导体芯片中去除水分的水分凹槽。
17.根据权利要求1所述的半导体封装件,其特征在于,还包括瞬态电压抑制器件。
18.一种半导体封装件,其特征在于,包括:
由外壳封装的芯片组件焊盘,所述芯片组件焊盘被配置用于耦接到半导体芯片;
一个或多个引线,所述一个或多个引线至少部分地由所述外壳封装;
夹片,所述夹片包括一个或多个端子和芯片链接器,所述一个或多个端子被配置用于耦接到所述一个或多个引线;
散热块,其中,所述芯片链接器被耦接在所述半导体芯片和所述散热块之间,所述散热块被配置用于在操作期间从所述半导体芯片中去除热量;以及
散热器,所述散热器被耦接到所述芯片组件焊盘的第一表面,其中,所述半导体芯片被耦接到所述芯片组件焊盘的第二表面,所述第二表面与所述第一表面相对。
CN202222606260.6U 2022-09-30 2022-09-30 半导体封装件 Active CN219085968U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222606260.6U CN219085968U (zh) 2022-09-30 2022-09-30 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222606260.6U CN219085968U (zh) 2022-09-30 2022-09-30 半导体封装件

Publications (1)

Publication Number Publication Date
CN219085968U true CN219085968U (zh) 2023-05-26

Family

ID=86402325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222606260.6U Active CN219085968U (zh) 2022-09-30 2022-09-30 半导体封装件

Country Status (1)

Country Link
CN (1) CN219085968U (zh)

Similar Documents

Publication Publication Date Title
US20060202313A1 (en) High performance chip scale leadframe with t-shape die pad and method of manufacturing package
EP2677540A1 (en) Electronic device and method of manufacturing the same
EP1703557A2 (en) Electronic assembly with integral thermal transient suppression
US9299679B2 (en) High reliability semiconductor package structure
EP2074653B1 (en) Plastic surface mount large area power semiconductor device
EP3392907B1 (en) Semiconductor device
US9006035B2 (en) Method for manufacturing package structure with electronic component
CN219085968U (zh) 半导体封装件
US8373279B2 (en) Die package
US7763959B2 (en) Heat slug for package structure
CN117810183A (zh) 半导体封装件
CN219106144U (zh) 用于不对称瞬态电压抑制器的封装结构
KR20230144969A (ko) 디스크리트 전력 반도체 패키지
EP4340022A1 (en) Package structure for asymmetric transient voltage suppressor
CN221827881U (zh) 轴向引线封装结构
CN219106145U (zh) 单片多通道保护设备
EP4362092A1 (en) Monolithic multiple-channel protection device
CN214043647U (zh) 表面贴装封装和表面贴装芯片封装的引线框架结构装置
CN212907708U (zh) 二极管的封装结构
EP2896068B1 (en) Low thermal stress package for large area semiconductor dies
CN212648221U (zh) 一种过压过流保护二极管封装结构
TW202431438A (zh) 多通道保護元件與其製造方法
CN201673902U (zh) 抗瞬间电气过载的球栅阵列式集成电路封装块
CN116884958A (zh) 一种芯片堆叠结构及其封装工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant