CN218887166U - 双面选择性封装的sip三维封装结构 - Google Patents
双面选择性封装的sip三维封装结构 Download PDFInfo
- Publication number
- CN218887166U CN218887166U CN202222160904.3U CN202222160904U CN218887166U CN 218887166 U CN218887166 U CN 218887166U CN 202222160904 U CN202222160904 U CN 202222160904U CN 218887166 U CN218887166 U CN 218887166U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- sip
- electromagnetic shielding
- shielding cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型设计芯片封装技术领域，公开了提供了一种双面选择性封装的SIP三维封装结构，包括基板；第一芯片和第一被动元件，第一芯片组固定于基板的一端，第一芯片组背向基板的一侧设置有第一选择性电磁屏蔽罩；第二芯片和第二被动元件，第二芯片组固定于基板的一端，第二芯片组背向基板的一侧设置有第二选择性电磁屏蔽罩；其中，基板的一端设置为引脚端，引脚端伸出第一选择性电磁屏蔽罩和第二选择性电磁屏蔽罩，引脚端上设置有连接外部电路的外部引脚。使基板的面积变大，厚度减小的同时可以容纳足够的电路和电子元器件，有利于芯片的封装结构的整体厚度降低，进一步保证了芯片的封装结构的微型化和减重效果。
Description
技术领域
本实用新型涉及芯片封装技术领域，特别是涉及一种双面选择性封装的SIP三维封装结构。
背景技术
目前，根据半导体技术的发展，电子器件变得微型化并且越来越轻以满足用户的需求，因此，用于实现与单个封装相同或不同的半导体芯片的多芯片封装技术得到增强。与半导体芯片所实现的封装相比，多芯片封装就封装大小或重量以及安装过程而言是有利的，具体地讲，多芯片封装主要应用于要求微型化和减重的便携式通信终端。目前，双面SIP的三维封装结构的基板完全封装于SIP的内部，由于基板内的引脚和电路较多，基板在面积确定的情况下需要足够的厚度以容纳其内部的电路等结构，这就造成了双面封装的SIP封装结构的厚度较高且难以调整，使芯片的封装结构的微型化和减重收到影响。
实用新型内容
本实用新型的目的是：提供一种双面选择性封装的SIP三维封装结构，使基板的面积变大，厚度减小的同时可以容纳足够的电路和电子元器件，有利于芯片的封装结构的整体厚度降低，进一步保证了芯片的封装结构的微型化和减重效果。
为了实现上述目的，本实用新型提供了一种双面选择性封装的SIP三维封装结构，包括：
基板；
第一芯片组，所述第一芯片组包括第一芯片和第一被动元件，所述第一芯片组固定于所述基板的一端，所述第一芯片组背向所述基板的一侧设置有第一选择性电磁屏蔽罩；
第二芯片组，所述第二芯片组包括第二芯片和第二被动元件，所述第二芯片组固定于所述基板的一端，所述第二芯片组背向所述基板的一侧设置有第二选择性电磁屏蔽罩；
其中，所述基板的一端设置为引脚端，所述引脚端伸出所述第一选择性电磁屏蔽罩和所述第二选择性电磁屏蔽罩，所述引脚端上设置有连接外部电路的外部引脚。
本实用新型实施例一种双面选择性封装的SIP三维封装结构与现有技术相比，其有益效果在于：第一芯片组和第二芯片组设置于基板的两端，基板的引脚端伸出第一选择性电磁屏蔽罩和第二选择性电磁屏蔽罩，基板的引脚端上设置有外部引脚以及部分无需封装和电磁屏蔽的部件，这一设置使基板的面积变大，厚度减小的同时可以容纳足够的电路和电子元器件，有利于芯片的封装结构的整体厚度降低，进一步保证了芯片的封装结构的微型化和减重效果。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述第一芯片组采用扇出型系统封装。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述基板包括MIS基板，所述MIS基板采用EMC材料制成。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述基板包括相互贴合的第一EMC层和第二EMC层，所述第一EMC层朝向所述第一芯片组，所述第二EMC层朝向所述第二芯片组。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述第一EMC层中埋设有第三芯片。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述第一选择性电磁屏蔽罩和所述第二选择性电磁屏蔽罩内通过EMC材料进行填充。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述第一被动元件和所述第二被动元件均包括电阻和电杆。
本实用新型实施例的双面选择性封装的SIP三维封装结构，所述第一芯片组和所述基板之间采用内部引脚连接。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
图1是本实用新型实施例的双面选择性封装的SIP三维封装结构的结构示意图；
图中，1、基板；11、引脚端；12、第一EMC层；13、第二EMC层；2、第一芯片；3、第一被动元件；4、第二新品；5、第二被动元件；6、第一选择性电磁屏蔽罩；7、第二选择性电磁屏蔽罩；8、外部引脚；9、第三芯片；10、内部引脚。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
如图1所示，本实用新型优选实施例的一种双面选择性封装的SIP三维封装结构，包括基板1，基板1用于连接外部电路以及容纳芯片和电子元器件等，基板1的两端分别设置有第一芯片组和第二芯片组。优选地，基板1包括MIS基板，其可包含一层或多层预包封结构，每一层之间都通过电镀铜连接，具有更细致的布线能力与传输能力，以及更小的外形；MIS基板采用EMC材料制成，EMC材料气密性、耐高温老化、抗紫外衰减能力较高，且兼有体积小，成本低等特点。
如图1所示，本实用新型优选实施例的一种双面选择性封装的SIP三维封装结构，还包括第一芯片组，第一芯片组包括第一芯片2和第一被动元件3，第一芯片组固定于基板1的一端，第一芯片组背向基板1的一侧设置有第一选择性电磁屏蔽罩6。
如图1所示，本实用新型优选实施例的一种双面选择性封装的SIP三维封装结构，还包括第二芯片组，第二芯片组包括第二芯片4和第二被动元件5，第二芯片组固定于基板1的一端，第二芯片组背向基板1的一侧设置有第二选择性电磁屏蔽罩7。
如图1所示，在本实用新型的优选实施例中，基板1的一端设置为引脚端11，引脚端11伸出第一选择性电磁屏蔽罩6和第二选择性电磁屏蔽罩7，引脚端11上设置有连接外部电路的外部引脚8。基板1的引脚端11上还设置有部分无需封装和电磁屏蔽的部件，这一设置使基板1的面积变大，厚度减小的同时可以容纳足够的电路和电子元器件，有利于芯片的封装结构的整体厚度降低，进一步保证了芯片的封装结构的微型化和减重效果。外部引脚8位于外部，还可防止引脚在内部收到封装压力过大，造成引脚失效的问题。封装结构的厚度减小，也可防止封装结构的边缘发生翘曲。
在本实用新型的一些实施例中，第一选择性电磁屏蔽罩6和第二选择性电磁屏蔽罩7的长度可调整，可选择性地对基板1的引脚端11进行覆盖，可覆盖部分位于引脚端11上的需要进行电磁防屏蔽的部件。可以理解的是，第一选择性电磁屏蔽罩6和第二选择性电磁屏蔽罩7可以都朝向引脚端11延伸，也可以其中一个朝向引脚端11延伸，在此不做具体限定。
在本实用新型的一些实施例中，第一芯片组采用扇出型系统封装，能够提供具有更高I/O密度的更大芯片，大幅减少封装系统的整体尺寸。
如图1所示，在本实用新型的一些实施例中，基板1包括相互贴合的第一EMC层12和第二EMC层13，第一EMC层12朝向第一芯片组并具有连接第一芯片组的引脚，第二EMC层13朝向第二芯片组并具有连接第二芯片组的引脚，外部引脚8通过第一EMC层12和第二EMC层13的引脚分别连接第一芯片组和第二芯片组。
如图1所示，在本实用新型的一些实施例中，第一EMC层12中埋设有第三芯片9，用于加强一个双面选择性封装的SIP三维封装结构的计算能力，充分利用内部空间。
如图1所示，在本实用新型的一些实施例中，第一选择性电磁屏蔽罩6和第二选择性电磁屏蔽罩7内通过EMC材料进行填充，EMC材料气密性、耐高温老化、抗紫外衰减能力较高，且兼有体积小，成本低等特点。
在本实用新型的一些实施例中，第一被动元件3和第二被动元件5均包括电阻和电杆，用于电路的连接和调节。
如图1所示，在本实用新型的一些实施例中，第一芯片组和基板1之间采用内部引脚10连接，内部引脚10均匀布设与第一芯片组和基板1之间，以保证第一芯片组和基板1的导通，增加了信号传输速度。
本实用新型的工作过程为：第一芯片组和第二芯片组设置于基板1的两端，基板1的引脚端11伸出第一选择性电磁屏蔽罩6和第二选择性电磁屏蔽罩7，基板1的引脚端11上设置有外部引脚8以及部分无需封装和电磁屏蔽的部件。
综上，本实用新型实施例提供一种双面选择性封装的SIP三维封装结构，其使基板1的面积变大，厚度减小的同时可以容纳足够的电路和电子元器件，有利于芯片的封装结构的整体厚度降低，进一步保证了芯片的封装结构的微型化和减重效果。
以上仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。
Claims (8)
1.一种双面选择性封装的SIP三维封装结构，其特征在于，包括：
基板；
第一芯片组，所述第一芯片组包括第一芯片和第一被动元件，所述第一芯片组固定于所述基板的一端，所述第一芯片组背向所述基板的一侧设置有第一选择性电磁屏蔽罩；
第二芯片组，所述第二芯片组包括第二芯片和第二被动元件，所述第二芯片组固定于所述基板的一端，所述第二芯片组背向所述基板的一侧设置有第二选择性电磁屏蔽罩；
其中，所述基板的一端设置为引脚端，所述引脚端伸出所述第一选择性电磁屏蔽罩和所述第二选择性电磁屏蔽罩，所述引脚端上设置有连接外部电路的外部引脚。
2.根据权利要求1所述的双面选择性封装的SIP三维封装结构，其特征在于：所述第一芯片组采用扇出型系统封装。
3.根据权利要求1所述的双面选择性封装的SIP三维封装结构，其特征在于：所述基板包括MIS基板，所述MIS基板采用EMC材料制成。
4.根据权利要求3所述的双面选择性封装的SIP三维封装结构，其特征在于：所述基板包括相互贴合的第一EMC层和第二EMC层，所述第一EMC层朝向所述第一芯片组，所述第二EMC层朝向所述第二芯片组。
5.根据权利要求4所述的双面选择性封装的SIP三维封装结构，其特征在于：所述第一EMC层中埋设有第三芯片。
6.根据权利要求1所述的双面选择性封装的SIP三维封装结构，其特征在于：所述第一选择性电磁屏蔽罩和所述第二选择性电磁屏蔽罩内通过EMC材料进行填充。
7.根据权利要求1所述的双面选择性封装的SIP三维封装结构，其特征在于：所述第一被动元件和所述第二被动元件均包括电阻和电杆。
8.根据权利要求1所述的双面选择性封装的SIP三维封装结构，其特征在于：所述第一芯片组和所述基板之间采用内部引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222160904.3U CN218887166U (zh) | 2022-08-16 | 2022-08-16 | 双面选择性封装的sip三维封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222160904.3U CN218887166U (zh) | 2022-08-16 | 2022-08-16 | 双面选择性封装的sip三维封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218887166U true CN218887166U (zh) | 2023-04-18 |
Family
ID=85942201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222160904.3U Active CN218887166U (zh) | 2022-08-16 | 2022-08-16 | 双面选择性封装的sip三维封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218887166U (zh) |
-
2022
- 2022-08-16 CN CN202222160904.3U patent/CN218887166U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10658312B2 (en) | Embedded millimeter-wave phased array module | |
| CN108987378B (zh) | 微电子装置 | |
| KR100322365B1 (ko) | 집적회로팩키지 | |
| US7154175B2 (en) | Ground plane for integrated circuit package | |
| CN102237342B (zh) | 一种无线通讯模块产品 | |
| CN100501987C (zh) | 芯片向下的球栅阵列封装及其制造方法 | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| CN211879369U (zh) | 芯片封装结构及电子设备 | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| TW201735482A (zh) | 可表面安裝之電力輸送匯電板 | |
| US8368174B1 (en) | Compensation network using an on-die compensation inductor | |
| US11037879B2 (en) | Semiconductor device | |
| US20070235216A1 (en) | Multichip package system | |
| CN218887166U (zh) | 双面选择性封装的sip三维封装结构 | |
| CN211375603U (zh) | 一种基于XC7Z045高性能通用信号处理SiP电路技术装置 | |
| TW503531B (en) | Multi-layered semiconductor apparatus | |
| WO2023273635A1 (zh) | 一种滤波模组和电子设备 | |
| WO2022252888A1 (zh) | 封装模组及其制作方法、电子设备 | |
| KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
| EP2779226A1 (en) | Apparatus for electronic assembly with improved interconnect and associated methods | |
| CN211150559U (zh) | 多芯片封装模组 | |
| CN113225913B (zh) | 用于5g无线通信基站的pcb板排布方法 | |
| CN101212858B (zh) | 线路基板 | |
| CN216292035U (zh) | 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |