CN218866697U - 像素电路和显示面板 - Google Patents

Abstract

本实用新型公开了一种像素电路和显示面板，像素电路包括重置模块，重置模块用于在数据写入阶段和发光阶段之间的电压重置阶段将第一晶体管的第一极和第二极、以及第二晶体管的第一极和第二极的电位复位为重置电压，从而使得驱动模块在发光阶段之前保持第一端和第二端分别具有相同的电位，进而使得驱动模块的偏置状态相同，有利于改善驱动模块的瞬态特性，进而有利于改善低频闪烁和残影的问题，提高显示效果。其中，驱动模块包括串接的第一晶体管和第二晶体管，在数据写入阶段，通过第二晶体管向自身栅极写入对应的数据电压，由于第二晶体管的宽长比较大，有利于实现数据电压的快速写入，提高栅极的充电率，改善显示的均一性。

Description

像素电路和显示面板

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素电路和显示面板。

背景技术

随着显示技术的发展，用户对显示质量的要求也越来越高。

显示面板在工作时，通常是通过电流驱动的方式进行发光，因此驱动器件的特性会影响显示灰阶亮度，当不同像素对应的驱动器件的特征差异过大时，容易出现显示Mura的现象，降低显示均一性。

实用新型内容

本实用新型提供了一种像素电路和显示面板，以改善显示效果。

根据本实用新型的一方面，提供了一种像素电路，包括：驱动模块、数据写入模块、补偿模块、重置模块和发光模块；

所述驱动模块和所述发光模块连接与第一电源线和第二电源线之间，所述驱动模块用于在发光阶段驱动所述发光模块发光；其中，所述驱动模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极连接后作为所述驱动模块的控制端，所述第一晶体管的第一极为所述驱动模块的第一端用于接入所述第一电源线上的电压，所述第一晶体管的第二极与所述第二晶体管的第一极连接，所述第二晶体管的第二极为所述驱动模块的第二端用于连接所述发光模块，所述第一晶体管和所述第二晶体管的阈值电压相同；

所述数据写入模块连接于数据线和所述第二晶体管的第一极之间，用于在数据写入阶段将所述数据线上的数据电压经所述第二晶体管写入至所述驱动模块的控制端；所述补偿模块连接于所述第二晶体管的第二极和栅极之间，用于在所述数据写入阶段对所述驱动模块的阈值电压进行补偿；

所述重置模块用于在电压重置阶段将所述第一晶体管的第一极和第二极、以及所述第二晶体管的第一极和第二极的电位复位为重置电压；

其中，所述电压重置阶段介于所述数据写入阶段和所述发光阶段之间。

可选地，还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块串联在所述第一电源线和所述第一晶体管的第一极之间，所述第二发光控制模块串联在所述第二晶体管的第二极和所述发光模块的第一端之间，所述发光模块的第二端连接所述第二电源线；

所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第一晶体管的第一极连接；

或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第一极连接；

或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第二极连接；

优选地，所述重置模块包括第四晶体管，所述第四晶体管的第一极为所述重置模块的第一端，所述第四晶体管的第二极为所述重置模块的第二端，所述第四晶体管的栅极接入第一扫描信号；

优选地，所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述第五晶体管的栅极和所述第六晶体管的栅极均连接所述发光控制信号线，所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极与所述第一晶体管的第一极连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光模块的第一端连接。

可选地，所述第一晶体管和所述第二晶体管均为P型晶体管，所述重置电压大于所述数据电压；或者，所述第一晶体管和所述第二晶体管均为N型晶体管，所述重置电压小于所述数据电压。

可选地，还包括存储模块和第一初始化模块，所述存储模块连接于所述第一电源线和所述驱动模块的控制端之间，所述第一初始化模块连接于第一初始化信号线和所述发光模块的第一端之间，所述第一初始化模块用于在所述电压重置阶段将所述第一初始化信号线上传输的第一初始化电压写入至所述发光模块的第一端；

优选地，所述存储模块包括存储电容，所述存储电容的第一极连接所述第一电源线，所述存储电容的第二极与所述第二晶体管的栅极连接；

所述第一初始化模块包括第七晶体管，所述第七晶体管的栅极接入第一扫描信号，所述第七晶体管的第一极与所述第一初始化信号线连接，所述第七晶体管的第二极与所述发光模块的第一端连接。

可选地，还包括第二初始化模块，所述第二初始化模块连接于第二初始化信号线和所述驱动模块的控制端之间，用于在初始化阶段将所述第二初始化信号线上传输的第二初始化电压写入至所述驱动模块的控制端；

优选地，所述第二初始化模块包括第八晶体管，所述第八晶体管的栅极接入第二扫描信号，所述第八晶体管的第一极与所述第二初始化信号线连接，所述第八晶体管的第二极与所述驱动模块的控制端连接；

优选地，所述数据写入模块包括第九晶体管，所述补偿模块包括第十晶体管，所述第九晶体管的栅极接入第三扫描信号,所述第十晶体管的栅极接入第四扫描信号，所述第九晶体管的第一极与所述数据线连接，所述第九晶体管的第二极与所述第二晶体管的第一极连接；所述第十晶体管的第一极与所述第二晶体管的第二极连接，所述第十晶体管的第二极与所述第二晶体管的栅极连接。

可选地，所述第八晶体管和所述第十晶体管为金属氧化物晶体管。

根据本实用新型的另一方面，提供了一种显示面板，包括本实用新型任意实施例所提供的像素电路。

本实施例提供的技术方案通过设置像素电路包括重置模块，重置模块用于在数据写入阶段和发光阶段之间的电压重置阶段将第一晶体管的第一极和第二极、以及第二晶体管的第一极和第二极的电位复位为重置电压，从而使得驱动模块在发光阶段之前保持第一端和第二端分别具有相同的电位，进而使得驱动模块的偏置状态相同，有利于改善驱动模块的瞬态特性，进而有利于改善低频闪烁和残影的问题，提高显示效果。其中，驱动模块包括串接的第一晶体管和第二晶体管，且第一晶体管和第二晶体管具有相同的阈值电压，在数据写入阶段，通过第二晶体管向自身栅极写入对应的数据电压，由于第二晶体管的沟道宽长比相对于驱动模块整体的沟道宽长比较大，有利于实现数据电压的快速写入，提高栅极的充电率，改善显示的均一性。

应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种像素电路的结构示意图；

图2为本实用新型实施例提供的另一种像素电路的结构示意图；

图3为本实用新型实施例提供的一种驱动模块所包括晶体管的版图结构示意图；

图4为本实用新型实施例提供的另一种像素电路的结构示意图；

图5为本实用新型实施例提供的另一种像素电路的结构示意图；

图6为本实用新型实施例提供的另一种像素电路的结构示意图；

图7为本实用新型实施例提供的另一种像素电路的结构示意图；

图8为本实用新型实施例提供的一种像素电路的驱动时序波形图；

图9为本实用新型实施例提供的另一种像素电路的结构示意图；

图10为本实用新型实施例提供的另一种像素电路的驱动时序波形图；

图11为本实用新型实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

正如背景技术所述，现有的显示面板在工作时存在显示Mura的现象，经实用新型人研究发现，出现上述问题的原因在于：像素的亮暗程度由流经有机发光二极管的电流大小决定，而电流大小又由像素电路中的驱动晶体管控制。由于晶体管的制作工艺原因，各像素之间的驱动晶体管的阈值电压会有差异，因此在数据写入过程中，不同像素之间的驱动晶体管的源极电压位不同，从而使得驱动晶体管的偏置状态不同，进而造成显示Mura的现象，尤其是低灰阶下，Mura现象更为严重。例如，在同一灰阶条件下，由于不同像素中的驱动晶体管的偏置状态不同，导致各驱动晶体管的输出电压和电流存在差异，使得发光亮度发生变化，进而出现画面闪烁。或者，当显示面板从黑白画面切换至同一灰阶画面时，由于黑白画面对应像素中驱动晶体管的偏置状态不同(阈值电压存在差异)，从而在切换至同一灰阶画面时，上一帧黑白画面所在区域会显示不同的灰度，导致残影的发生。

针对上述问题，本实用新型实施例提供一种像素电路，以提高应用该像素电路的显示面板的显示效果。图1为本实用新型实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括驱动模块110、数据写入模块120、补偿模块130、重置模块140和发光模块150；驱动模块110和发光模块150连接与第一电源线Line1和第二电源线Line2之间，驱动模块110用于在发光阶段驱动发光模块150发光；其中，驱动模块110包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极和第二晶体管T2的栅极连接后作为驱动模块110的控制端，第一晶体管T1的第一极为驱动模块110的第一端用于接入第一电源线Line1上的电压，第一晶体管T1的第二极与第二晶体管T2的第一极连接，第二晶体管T2的第二极为驱动模块110的第二端用于连接发光模块150，第一晶体管T1和第二晶体管T2的阈值电压相同；

数据写入模块120用于在数据写入阶段将数据线上的数据电压Vdata经第二晶体管T2写入至驱动模块110的控制端，补偿模块130用于在数据写入阶段对驱动模块110的阈值电压进行补偿；

重置模块140用于在电压重置阶段将第一晶体管T1的第一极和第二极、以及第二晶体管T2的第一极和第二极的电位复位为重置电压Vb；

其中，电压重置阶段介于数据写入阶段和发光阶段之间。

具体地，第一电源线Line1用于提供第一电源电压VDD，第二电源线Line2用于提供第二电源电压VSS，驱动模块110和发光模块150连接于第一电源线Line1和第二电源线Line2之间，在发光阶段，第一电源线Line1和第二电源线Line2之间的放电路径导通，驱动模块110在其控制端的电压和第一端的电压作用下产生驱动电流，驱动发光模块150发光。

在本实施例中，驱动模块110包括串联的第一晶体管T1和第二晶体管T2，且第一晶体管T1和第二晶体管T2具有相同的阈值电压，也即，第一晶体管T1和第二晶体管T2采用同一工艺形成的沟道连接在一起的两个晶体管。相对于现有技术中的一个驱动晶体管，可认为本实施例中的第一晶体管T1和第二晶体管T2可由一个驱动晶体管拆分而来。其中，第一晶体管T1和第二晶体管T2为同类型晶体管。

重置模块140可以和驱动模块110的第一端连接，也可以和驱动模块110的第二端连接，或者与第一晶体管T1和第二晶体管T2的连接节点连接，从而实现在电压重置阶段将第一晶体管T1的第一极和第二极、以及第二晶体管T2的第一极和第二极的电位复位为重置电压Vb。其中，图1示意性地示出了重置模块140与驱动模块110的第一端连接的情况，以图1所示像素电路为例，该像素电路的工作过程如下：

在数据写入阶段，数据写入模块120和补偿模块130导通。数据写入模块120将数据电压Vdata通过第二晶体管T2和补偿模块130写入到第二晶体管T2的栅极(即驱动模块110的控制端)，补偿模块130对第二晶体管T2的阈值电压进行补偿。由于第二晶体管T2与第一晶体管T1的阈值电压相同，因此，第二晶体管T2的阈值电压即为驱动模块110的阈值电压。

相对于一个驱动晶体管，本实施例将该一个驱动晶体管拆分为第一晶体管T1和第二晶体管T2，因此第二晶体管T2的沟道长度要比第一晶体管T1和第二晶体管T2的沟道长度总和要短，因此，第二晶体管T2的沟道宽长比比较大，具有较高的开关速率(相对于现有的一个驱动晶体管来说)，在短时间内就能够将第二晶体管T2的栅极电压(第一节点N1的电压)写至Vdata-Vth2，Vth2为第二晶体管T2的阈值电压，从而能够保证数据电压Vdata的充分写入，提高驱动晶体管(第一晶体管T1和第二晶体管T2)栅极的充电率，有利于提高显示的均一性。当第二晶体管T2的栅极电压达到Vdata-Vth2时，第一晶体管T1和第二晶体管T2关断。

应当理解的是，作为驱动晶体管的第一晶体管T1和第二晶体管T2的沟道宽长比均小于1，而数据写入模块120和补偿模块130所包含的晶体管的沟道宽长比均大于1，以保证数据写入模块120和补偿模块130具有较高的开关速率。

在电压重置阶段，重置模块140导通，重置模块140将重置电压Vb写入到第一晶体管T1的第一极，也即第二节点N2的电位被复位为重置电压Vb，并通过第一晶体管T1和第二晶体管T2的漏电向第一晶体管T1的第二极以及第二晶体管T2的第二极充电，使得第二节点N2和第三节点N3处的电位均被重置。在电压重置阶段，由于各个像素中的第一晶体管T1的第一极、第二极和第二晶体管T2的第一极和第二极的电位均被重置为相同电位，因此使得每个像素电路中的驱动模块110的偏置状态相同，第二晶体管T2的第二极在同一灰阶条件下具有相同的电压值。

在发光阶段，第一发光控制模块170和第二发光控制模块180导通，第一晶体管T1和第二晶体管T2串联在一起作为驱动晶体管驱动发光模块150发光。此时，该驱动晶体管工作于饱和区，其阈值电压主要由第二晶体管T2的阈值电压Vth2决定。在发光阶段之前，由于各像素中的第一晶体管T1的第一极和第二极、以及第二晶体管T2的第一极和第二极均被重置为相同的电位，使得驱动模块110从同一偏置状态开始发光，有利于改善显示Mura的现象。

本实施例提供的像素电路通过设置像素电路包括重置模块，重置模块用于在数据写入阶段和发光阶段之间的电压重置阶段将第一晶体管的第一极和第二极、以及第二晶体管的第一极和第二极的电位复位为重置电压，从而使得驱动模块在发光阶段之前保持第一端和第二端分别具有相同的电位，进而使得各像素电路中的驱动模块的偏置状态相同，有利于改善驱动模块的瞬态特性，进而有利于改善低频闪烁和残影的问题，提高显示效果。其中，驱动模块包括串接的第一晶体管和第二晶体管，且第一晶体管和第二晶体管具有相同的阈值电压，在数据写入阶段，通过第二晶体管向自身栅极写入对应的数据电压，由于第二晶体管的沟道宽长比相对于驱动模块整体的沟道宽长比较大，有利于实现数据电压的快速写入，提高栅极的充电率，改善显示的均一性。

继续参考图1，像素电路还包括第一发光控制模块170和第二发光控制模块180，第一发光控制模块170的控制端和第二发光控制模块180的控制端均连接发光控制信号线，第一发光控制模块170串联在第一电源线Line1和第一晶体管T1的第一极之间，第二发光控制模块180串联在第二晶体管T2的第二极和发光模块150的第一端之间，发光模块150的第二端连接第二电源线Line2。第一发光控制模块170和第二发光控制模块180用于在电压重置阶段关断，以保证重置模块140能够将重置电压Vb传输至第二节点N2，并在发光阶段导通，控制驱动电流传输至发光模块150。

在拆分驱动晶体管的过程中，由于工艺的局限性，导致拆分而成的第一晶体管T1和第二晶体管T2存在寄生晶体管，该寄生晶体管的沟道长度很小。图2为本实用新型实施例提供的另一种像素电路的结构示意图，参考图2，在上述技术方案的基础上，可选地，还包括第三晶体管T3，第三晶体管T3的沟道宽长比大于所述第二晶体管T2的沟道宽长比。

具体地，第三晶体管T3为第一晶体管T1和第二晶体管T2的寄生晶体管，其沟道长度小于第一晶体管T1和第二晶体管T2的沟道长度，在沟道宽度相同的情况下，第三晶体管T3的沟道宽长比最大。这里，第一晶体管T1、第二晶体管T2和第三晶体管T3的阈值电压均相同或相近。

在本实施例中，数据写入模块120的第一端与数据线连接，数据写入模块120的第二端与第三晶体管T3的第一极连接，第三晶体管T3的第二极与第二晶体管T2的第一极连接。

图3为本实用新型实施例提供的一种驱动模块所包括晶体管的版图结构示意图，参考图3，形成晶体管的有源层包括第一有源层11、第二有源层12和第三有源层13，第一有源层11、第二有源层12和第三有源层13相交于一点(如图中黑色方块所示)，有源层与栅极层10交叠的地方形成对应的晶体管。其中第一有源层11用于形成第一晶体管T1，第二有源层12用于形成第二晶体管T2，第三有源层13用于形成第三晶体管T3。

在本实施例中，第一有源层11呈“U”型，第二有源层12和第三有源层13呈“L”型，栅极层10呈多边形状，被栅极层10覆盖的第一有源层11为第一晶体管T1的第一沟道区111，被栅极层10覆盖的第二有源层12为第二晶体管T2的第二沟道区121，被栅极层10覆盖的第三有源层13为第三晶体管T3的第三沟道区131。由此形成了三个晶体管组成的版图结构：第一晶体管T1的第二极、第二晶体管T2的第一极和第三晶体管T3的第二极连接在一起，且第一晶体管T1、第二晶体管T2和第三晶体管T3的栅极连接在一起。其中，第一沟道区111、第二沟道区121和第三沟道区131的宽度相同，均为W；第一沟道区111的长度L1大于第二沟道区121的长度L2，且大于第三沟道区131的长度L3，第二沟道区121的长度L2大于第三沟道区131的长度L3，因此第一晶体管T1的沟道宽长比最小，第三晶体管T3的沟道宽长比最大，第二晶体管T2的沟道宽长比介于第一晶体管T1的沟道宽长比和第三晶体管T3的沟道宽长比之间。

在数据写入阶段，数据写入模块120和补偿模块130导通。此时，第二晶体管T2和第三晶体管T3可视为一个沟道宽长比为W/(L2+L3)的晶体管。由于补偿模块130导通，使得第二晶体管T2的栅极和第二极连通，第二晶体管T2和第三晶体管T3组成的晶体管为二极管连接结构，数据写入模块120将数据电压Vdata通过第三晶体管T3、第二晶体管T2和补偿模块130写入到第二晶体管T2的栅极。由于第二晶体管T2和第三晶体管T3组成的晶体管的沟道宽长仍大于驱动模块110整体的沟道宽长比，在较短的充电时间内，就可以将第二晶体管T2的栅极电压(第一节点N1的电压)充电至Vdata-Vth2，提高了栅极充电率。其中，在这种二极管连接结构下，第二晶体管T2和第三晶体管T3组成的晶体管的阈值电压主要受第二晶体管T2决定。

图4为本实用新型实施例提供的另一种像素电路的结构示意图，参考图4，在上述各技术方案的基础上，可选地，重置模块140的第一端接入重置电压Vb，重置模块140的第二端与第二晶体管T2的第二极连接。在电压重置阶段，重置模块140将重置电压Vb写入至第三节点N3，在第一晶体管T1和第二晶体管T2的漏电作用下，能够调节第二节点N2的电位，从而使得不同像素之间第一晶体管T1的第一极的电位相同。

图5为本实用新型实施例提供的另一种像素电路的结构示意图，参考图5，在上述各技术方案的基础上，可选地，重置模块140的第一端接入重置电压Vb，重置模块140的第二端与第二晶体管T2的第一极连接。在电压重置阶段，重置模块140将重置电压Vb写入至第二晶体管T2的第一极，由于第一晶体管T1和第二晶体管T2的漏电，能够调节第二节点N2和第三节点N3的电位，从而使得不同像素之间第一晶体管T1的第一极的电位相同。

在本实施例中，可以通过设定重置电压Vb的大小，以保证第一晶体管T1、第二晶体管T2能够在电压重置阶段导通，从而保证能够将第一晶体管T1的第一极、第二极和第二晶体管T2的第一极、第二极均复位为重置电压Vb。

在一个可选实施例中，若驱动模块110包括P型晶体管，则重置电压Vb大于数据电压Vdata；若驱动模块110包括N型晶体管，则重置电压Vb小于数据电压Vdata，进而保证驱动模块110能够在电压重置阶段导通，以将重置电压Vb写入第一晶体管T1的第一极和第二晶体管T2的第二极。

图6为本实用新型实施例提供的另一种像素电路的结构示意图，参考图6，在上述各技术方案的基础上，可选地，重置模块140包括第四晶体管T4，第四晶体管T4的第一极为重置模块140的第一端，第四晶体管T4的第二极为重置模块140的第二端，第四晶体管T4的栅极接入第一扫描信号S1；

第一发光控制模块170包括第五晶体管T5，第二发光控制模块180包括第六晶体管T6，第五晶体管T5的栅极和第六晶体管T6的栅极均连接发光控制信号线，第五晶体管T5的第一极连接第一电源线Line1，第五晶体管T5的第二极与第一晶体管T1的第一极连接，第六晶体管T6的第一极与第二晶体管T2的第二极连接，第六晶体管T6的第二极与发光模块150的第一端连接。

其中，发光控制信号线用于提供发光控制信号EM。第一扫描信号S1可以由第一扫描线提供。

继续参考图6，可选地，像素电路还包括存储模块160和第一初始化模块191，存储模块160连接于第一电源线Line1和驱动模块110的控制端之间，存储模块160用于存储并保持第二节点N2的电位。第一初始化模块191连接于第一初始化信号线和发光模块150的第一端之间，第一初始化模块191用于在电压重置阶段将第一初始化信号线上传输的第一初始化电压Vref1写入至发光模块150的第一端。

具体地，存储模块160包括存储电容C1，存储电容C1的第一极连接第一电源线Line1，存储电容C1的第二极与第二晶体管T2的栅极连接；第一初始化模块191包括第七晶体管T7，第七晶体管T7的栅极接入第一扫描信号S1，第七晶体管T7的第一极与第一初始化信号线连接，第七晶体管T7的第二极与发光模块150的第一端连接。这里，第七晶体管T7和第四晶体管T4均响应第一扫描信号S1导通或关断，能够节省信号线的数量。

图7为本实用新型实施例提供的另一种像素电路的结构示意图，参考图7，在上述各技术方案的基础上，可选地，像素电路还包括第二初始化模块192，第二初始化模块192连接于第二初始化信号线和驱动模块110的控制端之间，用于在初始化阶段将第二初始化信号线上传输的第二初始化电压Vref2写入至驱动模块110的控制端。

具体地，第二初始化模块192包括第八晶体管T8，第八晶体管T8的栅极接入第二扫描信号S2，第八晶体管T8的第一极与第二初始化信号线连接，第八晶体管T8的第二极与驱动模块110的控制端连接。

进一步地，数据写入模块120包括第九晶体管T9，补偿模块130包括第十晶体管T10，第九晶体管T9的栅极接入第三扫描信号S3,第十晶体管T10的栅极接入第四扫描信号S4，第九晶体管T9的第一极与数据线连接，第九晶体管T9的第二极与第二晶体管T2的第一极连接；第十晶体管T10的第一极与第二晶体管T2的第二极连接，第十晶体管T10的第二极与第二晶体管T2的栅极连接。

应当理解的是，当存在第三晶体管T3时，则第九晶体管T9的第二极与第三晶体管T3的第一极连接，第三晶体管T3的第二极与第二晶体管T2的第一极连接。

在本实施例中，发光模块150包括发光二极管D1，包括但不限于LED、OLED、Mini-LED等。

图8为本实用新型实施例提供的一种像素电路的驱动时序波形图，可用于驱动图7所示像素电路。结合图7和图8，各晶体管均为P型晶体管，则第三扫描信号S3和第四扫描信号S4相同，也即第三扫描信号S3可以复用为第四扫描信号S4。该像素电路的工作过程如下：

在初始化阶段t1，发光控制信号EM为高电平，第一扫描信号S1为高电平，第二扫描信号S2为低电平，第三扫描信号S3为高电平，第四扫描信号S4为高电平，因此，第八晶体管T8导通。第二初始化信号线上的第二初始化电压Vref2传输至第一节点N1，对第一晶体管T1的栅极、第二晶体管T2的栅极初始化，避免上一帧的残留电荷的影响。

在数据写入阶段t2，发光控制信号EM为高电平，第一扫描信号S1为高电平，第二扫描信号S2为高电平，第三扫描信号S3为低电平，第四扫描信号S4为低电平，因此，第九晶体管T9和第十晶体管T10导通。由于第十晶体管T10导通，使得第二晶体管T2的栅极和第二极连通，第二晶体管T2为二极管连接结构，数据写入模块120将数据电压Vdata通过第九晶体管T9、第二晶体管T2和第十晶体管T10写入至第二晶体管T2的栅极，当第二晶体管T2的栅极电压达到Vdata-Vth2时，第二晶体管T2截止，同时第一晶体管T1也截止。存储电容C1存储此时第一节点N1的电压，从而实现了数据写入以及阈值补偿。

其中，相对于驱动模块110整体的沟道宽长比来说，由于第二晶体管T2的沟道宽长比较大，在较短的充电时间内，就可以将第二晶体管T2的栅极电压(第一节点N1的电压)充电至Vdata-Vth2，提高了栅极充电率。

在电压重置阶段t3，发光控制信号EM为高电平，第一扫描信号S1为低电平，第二扫描信号S2为高电平，第三扫描信号S3为高电平，第四扫描信号S4为高电平，因此，第四晶体管T4和第七晶体管T7导通。重置电压Vb经第四晶体管T4写入第二节点N2，以将不同像素的第一晶体管T1的第一极电位重置为相同的电位，在相同灰阶下，第一晶体管T1的第二极、第二晶体管T2的第一极和第二极也被写入对应的固定电压，从而使得第一晶体管T1和第二晶体管T2具有相同的偏置状态。同时，第一初始化电压Vref1写入至发光二极管D1的第一极，将发光二极管D1的第一极的电压重置为第一初始化电压Vref1。

在发光阶段t4，发光控制信号EM为低电平，第一扫描信号S1为高电平，第二扫描信号S2为高电平，第三扫描信号S3为高电平，第四扫描信号S4为高电平，因此，第五晶体管T5和第六晶体管T6导通。此时，第一晶体管T1和第二晶体管T2可视为一个宽长比为W/(L1+L2)的晶体管，第一电源电压VDD传输至第一晶体管T1的第一极，第一晶体管T1和第二晶体管T2组成的晶体管产生驱动电流I，驱动发光二极管D1发光。驱动电流I可以表示为：

其中，μ为第一晶体管T1和第二晶体管T2组成的晶体管的电子迁移率，Cox为第一晶体管T1和第二晶体管T2组成的晶体管的单位面积的沟道电容，W/L为第一晶体管T1和第二晶体管T2组成的晶体管的宽长比，L＝L1+L2。

在本实施例中，由于所有像素电路的驱动模块110中的晶体管的偏置状态相同，因此，在同一灰阶条件下，各像素电路中的驱动模块110输出的电流相同，发光模块150的亮度不会发生变化，从而有利于改善显示均一性。

图9为本实用新型实施例提供的另一种像素电路的结构示意图，参考图9，可选地，第八晶体管T8和第十晶体管T10可以为金属氧化物晶体管，如IGZO晶体管，能够降低漏电流，有利于维持第一节点N1电位的稳定性。

图10为本实用新型实施例提供的另一种像素电路的驱动时序波形图，可用于驱动如图9所示的像素电路。其中，第八晶体管T8和第十晶体管T10为N型晶体管，高电平导通，其余晶体管为P型晶体管，低电平导通。该像素电路的具体工作过程可参考上述实施例中的相关描述，在此不再赘述。

其中，由于像素电路中的漏电流较小，因此可以实现低频显示，有利于降低功耗。

可选地，本实用新型实施例还提供了一种显示面板，该显示面板包括上述任意实施例所提供的像素电路，因此，该显示面板同样具备上述任意实施例所描述的有益效果。图11为本实用新型实施例提供的一种显示面板的结构示意图，在本实施例中，该显示面板可以应用到手机，也可以应用到任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本实用新型实施例对此不作特殊限定。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本实用新型的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。

Claims (11)

1.一种像素电路，其特征在于，包括：驱动模块、数据写入模块、补偿模块、重置模块和发光模块；

所述驱动模块和所述发光模块串联于第一电源线和第二电源线之间，所述驱动模块用于在发光阶段驱动所述发光模块发光；其中，所述驱动模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极连接后作为所述驱动模块的控制端，所述第一晶体管的第一极为所述驱动模块的第一端用于接入所述第一电源线上的电压，所述第一晶体管的第二极与所述第二晶体管的第一极连接，所述第二晶体管的第二极为所述驱动模块的第二端用于连接所述发光模块，所述第一晶体管和所述第二晶体管的阈值电压相同；

所述数据写入模块连接于数据线和所述第二晶体管的第一极之间，用于在数据写入阶段将所述数据线上的数据电压经所述第二晶体管写入至所述驱动模块的控制端；所述补偿模块连接于所述第二晶体管的第二极和栅极之间，用于在所述数据写入阶段对所述驱动模块的阈值电压进行补偿；

所述重置模块用于在电压重置阶段将所述第一晶体管的第一极和第二极、以及所述第二晶体管的第一极和第二极的电位复位为重置电压；

其中，所述电压重置阶段介于所述数据写入阶段和所述发光阶段之间。

2.根据权利要求1所述的像素电路，其特征在于，还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块串联在所述第一电源线和所述第一晶体管的第一极之间，所述第二发光控制模块串联在所述第二晶体管的第二极和所述发光模块的第一端之间，所述发光模块的第二端连接所述第二电源线；

所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第一晶体管的第一极连接；

或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第一极连接；

或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第二极连接。

3.根据权利要求2所述的像素电路，其特征在于，所述重置模块包括第四晶体管，所述第四晶体管的第一极为所述重置模块的第一端，所述第四晶体管的第二极为所述重置模块的第二端，所述第四晶体管的栅极接入第一扫描信号；

所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述第五晶体管的栅极和所述第六晶体管的栅极均连接所述发光控制信号线，所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极与所述第一晶体管的第一极连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光模块的第一端连接。

4.根据权利要求2所述的像素电路，其特征在于，所述第一晶体管和所述第二晶体管均为P型晶体管，所述重置电压大于所述数据电压；

或者，所述第一晶体管和所述第二晶体管均为N型晶体管，所述重置电压小于所述数据电压。

5.根据权利要求1所述的像素电路，其特征在于，还包括存储模块和第一初始化模块，所述存储模块连接于所述第一电源线和所述驱动模块的控制端之间，所述第一初始化模块连接于第一初始化信号线和所述发光模块的第一端之间，所述第一初始化模块用于在所述电压重置阶段将所述第一初始化信号线上传输的第一初始化电压写入至所述发光模块的第一端。

6.根据权利要求5所述的像素电路，其特征在于，所述存储模块包括存储电容，所述存储电容的第一极连接所述第一电源线，所述存储电容的第二极与所述第二晶体管的栅极连接；

所述第一初始化模块包括第七晶体管，所述第七晶体管的栅极接入第一扫描信号，所述第七晶体管的第一极与所述第一初始化信号线连接，所述第七晶体管的第二极与所述发光模块的第一端连接。

7.根据权利要求1所述的像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块连接于第二初始化信号线和所述驱动模块的控制端之间，用于在初始化阶段将所述第二初始化信号线上传输的第二初始化电压写入至所述驱动模块的控制端。

8.根据权利要求7所述的像素电路，其特征在于，所述第二初始化模块包括第八晶体管，所述第八晶体管的栅极接入第二扫描信号，所述第八晶体管的第一极与所述第二初始化信号线连接，所述第八晶体管的第二极与所述驱动模块的控制端连接。

9.根据权利要求8所述的像素电路，其特征在于，所述数据写入模块包括第九晶体管，所述补偿模块包括第十晶体管，所述第九晶体管的栅极接入第三扫描信号,所述第十晶体管的栅极接入第四扫描信号，所述第九晶体管的第一极与所述数据线连接，所述第九晶体管的第二极与所述第二晶体管的第一极连接；所述第十晶体管的第一极与所述第二晶体管的第二极连接，所述第十晶体管的第二极与所述第二晶体管的栅极连接。

10.根据权利要求9所述的像素电路，其特征在于，所述第八晶体管和所述第十晶体管为金属氧化物晶体管。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。

Images