CN218848353U - 一种高集成度的原子重力仪 - Google Patents

Abstract

本实用新型公开了一种高集成度的原子重力仪。包括转接板、主控板和至少两个功能驱动板；转接板上设置有一个第一本端连接器和至少两个第二本端连接器，主控板上设置有第一对端连接器，每个功能驱动板上分别设置有第二对端连接器，以便于将主控板和功能驱动板连接在转接板上；转接板内设置有PCB印制导线，第一本端连接器分别通过PCB印制导线与第二本端连接器连接，以将主控板与功能驱动板电性连接。本实用新型通过将主控板和所有功能驱动板全部集成安装在一块转接板上，无需使用任何外部互连线用于通信和电源，减少了系统中线缆的使用数量，有利于系统的小型化，减小系统的体积和质量。

Description

一种高集成度的原子重力仪

技术领域

本实用新型涉及原子重力仪技术领域，尤其涉及一种高集成度的原子重力仪。

背景技术

原子重力仪是一款在地理学研究、地质勘探等方面均有着重要应用的精密仪器。其中所涉及的终端硬件外设非常多，故而所需的控制电路板很多。

目前，原子重力仪采用如图1所示的级联通信方式设计电路控制系统，这里将除主控板以外的电路板统称为功能驱动板。在图1对应电路控制系统中，主控板与所有功能驱动板以总线级联的形式进行通信，主控板与所有功能驱动板之间的通信信息均通过总线进行传输。所有的功能电路板均需要设置两个通信连接器端子，其中一个端子通过外部互连线连接到上一块功能驱动板，而另一个端子则通过另一条外部互连线连接到下一块功能驱动板。原子重力仪需要很好的抗干扰性(如电磁兼容干扰)，这就要求所使用的线缆(尤其是用于高速通信的线缆)需要自带金属屏蔽网(在高速电路中，相当部分的电磁兼容问题是线缆所引起的)，而这种线缆一般芯线较粗且质量较大。

为了适应户外测量，研制体积小、集成度高、轻质、速度快、运行稳定性高的原子重力仪是非常有意义的。然而随着电路板的增多，通信互连线则会相应增加，过多的线缆在一定程度上会大幅占用原子重力仪控制系统的内部空间和增加重力仪控制系统的总质量。

鉴于此，如何克服现有技术所存在的缺陷，解决上述技术问题，是本技术领域待解决的难题。

实用新型内容

本实用新型要解决的技术问题是随着电路板的增多，通信互连线则会相应增加，过多的线缆在一定程度上会大幅占用原子重力仪控制系统的内部空间和增加重力仪控制系统的总质量。

本实用新型是这样实现的：

本实用新型提供一种高集成度的原子重力仪，包括转接板、主控板和至少两个功能驱动板；

所述转接板上设置有一个第一本端连接器和至少两个第二本端连接器，所述主控板上设置有第一对端连接器，每个所述功能驱动板上分别设置有第二对端连接器，其中，第一本端连接器与第一对端连接器相匹配，第二本端连接器与第二对端连接器相匹配，以便于将主控板和功能驱动板连接在转接板上；

其中，所述转接板内设置有PCB印制导线，第一本端连接器分别通过PCB印制导线与第二本端连接器连接，以将所述主控板与功能驱动板电性连接。

优选的，在每个第二本端连接器处，位于指定接口处设置有硬件地址编码组件；其中，所述硬件地址编码组件由预设数量的接口构成，并通过指定数量接口接地和/或指定数量接口接高电平形成分配给各功能驱动板的唯一地址编码。

优选的，硬件地址编码组件包括多个电阻，指定数量电阻的一端接地，另一端接第二本端连接器的指定接口；指定数量电阻的一端接高电平，另一端接第二本端连接器的指定接口。

优选的，接口接地代表其比特位的值为0，接口接高电平代表其比特位的值为1；相应的预设数量的接口按照顺序排列，则指定数量接口接地和/或指定数量接口接高电平构成了一串有序的比特位，从而实现了赋值给各功能驱动板的唯一地址编码。

优选的，转接板上还设置有多路选择器，第一本端连接器设置有主控板的VA输入信号接口，该主控板的VA输入信号接口与多路选择器的公共端口相连；

所述多路选择器中每一路输入，均与第二本端连接器中的相应接收各个功能驱动板的VA输出信号接口相连；

其中，各功能驱动板上将自身连接器相应的VA输出信号引脚直接设置为低电平，当转接板的连接器处安装功能驱动板时，所述多路选择器中相应一路输入被拉低为低电平，否则，转接板的端口的引脚处一直保持为高电平。

优选的，所述主控板上设置有第一控制芯片，每个所述功能驱动板上设置有第二控制芯片和驱动芯片，第二控制芯片与驱动芯片连接；

所述第一控制芯片通过相应的连接器与第二控制芯片连接；

所述驱动芯片与外部设备连接。

优选的，第一控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种。

优选的，第二控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种。

优选的，所述驱动芯片为FPGA芯片或CPLD芯片。

优选的，外部设备包括电机、磁场线圈、激光器和温控元件中的一种或多种。

本实用新型所采取的以上技术方案与现有技术相比，具有如下有益效果：

本实用新型通过将主控板和所有功能驱动板全部集成安装在一块转接板上，无需使用任何外部互连线用于通信和电源，减少了系统中线缆的使用数量，有利于系统的小型化，减小系统的体积和质量。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例提供的现有技术中的一种原子重力仪控制系统架构示意图；

图2为本实用新型实施例提供的一种高集成度的原子重力仪架构示意图；

图3为本实用新型实施例提供的一种高集成度的原子重力仪中硬件地址编码组件结构示意图；

图4为本实用新型实施例提供的一种高集成度的原子重力仪的连接器的结构示意图；

图5为本实用新型实施例提供的一种高集成度的原子重力仪的具体结构示意图；

图6为本实用新型实施例提供的一种高集成度的原子重力仪中使用的多路由选择器芯片管脚示意图。

具体实施方式

在本实用新型的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型而不是要求本实用新型必须以特定的方位构造和操作，因此不应当理解为对本实用新型的限制。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

实施例1：

本实用新型实施例提供一种高集成度的原子重力仪，如图2所示，包括转接板、主控板和至少两个功能驱动板；

所述转接板上设置有一个第一本端连接器和至少两个第二本端连接器，所述主控板上设置有第一对端连接器，每个所述功能驱动板上分别设置有第二对端连接器，其中，第一本端连接器与第一对端连接器相匹配，第二本端连接器与第二对端连接器相匹配，以便于将主控板和功能驱动板连接在转接板上；

其中，所述转接板内设置有PCB印制导线，第一本端连接器分别通过PCB印制导线与第二本端连接器连接，以将所述主控板与功能驱动板电性连接。

如图2所示，本实用新型将主控板和所有的功能驱动板全部集成安装在一块转接板上，并在转接板内设置PCB印制导线，通过设置在转接板上的第一本端连接器和第二本端连接器，以及主控板上的第一对端连接器和功能驱动板上的第二对端连接器，实现主控板与所有功能驱动板的级联。

其中，第一本端连接器可以为公座，第一对端连接器为母座；或，第一本端连接器可以为母座，第一对端连接器为公座。第二本端连接器可以为公座，第二对端连接器为母座；或，第二本端连接器可以为母座，第二对端连接器为公座。

本实用新型实施例将主控板与所有功能驱动板全部集成在一块转接板上，无需使用任何外部互连线用于通信和电源，减少了系统中线缆的使用数量，有利于系统的小型化，减小系统的体积和质量。

为了阐述本实用新型实施例完整的方案，接下来对本实用新型的细节做详细的描述。由于本实用新型的转接板与所有的功能驱动板之间的连接方式基本是一样的，主要是各接口处的信号存在差异，为了实现不同位置的功能驱动板内的芯片能驱动不同硬件，进而执行硬件对应的任务，并且业务之间不发生干扰，本实用新型在每个第二本端连接器处，位于指定接口处设置有硬件地址编码组件；其中，所述硬件地址编码组件由预设数量的接口构成，并通过指定数量接口接地和/或指定数量接口接高电平形成分配给各功能驱动板的唯一地址编码。

转接板通过所述硬件地址编码组件，向各个功能驱动板输出的唯一地址编码，使得各个功能驱动板通过转接板上的共用数据总线向主控板进行数据交互时，主控板能够识别相应的数据来源。根据功能区分，本实用新型的功能驱动板包括但不限于时序控制板、存储板、传感器驱动板、离子泵驱动板、PZT(Piezoelectric ceramics，中文全称为压电陶瓷片)驱动板、LC(Inductance coil，中文全称为电感线圈)驱动板、电机驱动板、TA(Taperedamplifiers，中文全称为锥形放大器)驱动板、EOM(Electro-Optic Modulator，中文全称为电光调制器)驱动板、AOM(Acoustic-optic modulator，中文全称为声光调制器)驱动板、激光驱动板、温度控制板、2D-MOT(Two-dimensional Magneto-optical trap，中文全称为二维磁光阱)驱动板、3D-MOT(Three-dimensional Magneto-optical trap，中文全称为三维磁光阱)驱动板、PD(Photoelectric detection，中文全称为光电检测)信号检测板等等。

在本实用新型实施例中，硬件地址编码组件包括多个电阻，指定数量电阻的一端接地，另一端接第二本端连接器的指定接口；指定数量电阻的一端接高电平，另一端接第二本端连接器的指定接口。

正常工作时，每块功能驱动板的地址均不相同，其地址设定方式示意如图3(这里只示意性的显示了6个第二本端连接器处的组合形式)所示：在本实用新型实施例中，硬件地址编码组件包括至少5个电阻，电阻一端接地形成下拉状态或接电源形成上拉状态，另一端通过端子连接到第二本端连接器接口，进而连接到功能驱动板的控制芯片上。这些电阻分别采用不同的上拉或下拉组合，功能驱动板识别到所在端子处的电阻组合形式，即作为该功能驱动板在系统中的地址编码。例如，转接板上某6个第二本端连接器处的电阻组合形式如图3所示，则安装到这些第二本端连接器处的功能驱动板地址编码分别为00000、00001、00010、00011、00100、00101，再转化为十六进制分别为00、01、02、03、04、05。

根据上面的实例举例可以发现，用于制定唯一地址编码的预设数量的接口的值，是根据相应的转接板要承载的功能驱动板的总数而设定；其中，要满足2作为底数，预设数量的接口的值作为底数的幂得到的结果值要大于等于转接板要承载的功能驱动板的总数。

在本实用新型实施例实现中，还为所述通过指定数量接口接地和/或指定数量接口接高电平形成分配给各功能驱动板的唯一地址编码，提供了一种纯硬件实现的解决方案，具体为：接口接地代表其比特位的值为0，接口接高电平代表其比特位的值为1；相应的预设数量的接口按照顺序排列，则指定数量接口接地和/或指定数量接口接高电平构成了一串有序的比特位，从而实现了赋值给各功能驱动板的唯一地址编码。

如图4所示，展示了本端连接器以及本端连接器的信号配置，图中J0是专门为主控板设置的连接器(可以理解为图2的第一本端连接器)，其他的J1-Jn则是为功能驱动板设置的连接器(可以理解为图2中的第二对端连接器)，其中端口之间的差异会在后面展开特征描述后进一步阐述清楚。转接板上所有端口处均设置有地址功能引脚GAn_0-GAn_4(其中n标识转接板用于与第n个功能驱动板连接用的第n个端口，例如对于主控板的端口而言表现为引脚GA0_0-GA0_4)，作为安装在当前转接板端口处的功能驱动板的地址编码，用于区分不同功能的功能驱动板。

如图4和图6所示，为了精准地实现上位机将指令通过主控板(主控板上的控制芯片)传递给功能驱动板(功能驱动板内的芯片)，进而控制对应的硬件执行相应的任务。本实用新型实施例的转接板上还设置有多路选择器，第一本端连接器设置有主控板的VA输入信号接口，该主控板的VA输入信号接口与多路选择器的公共端口相连。

此处的多路选择器如图6所示，所述多路选择器的控制信号接口包括引脚A、引脚B、引脚C、引脚D、引脚INHIBIT和引脚COMMOM；输出信号(VA)均能通过转接板上服务于主控板端口的VA接口连接到主控板，主控板通过控制INHIBIT信号来控制所述多路选择器是否工作，并通过控制引脚A、引脚B、引脚C和引脚D来选择将多路选择器的指定一路输入信号与输出信号连通。

正常工作时，主控板首先设置控制INHIBIT1信号为高电平，启动该芯片。然后设置A、B、C、D为不同的高、低电平组合，按顺序依次将输入信号(VA1-VA16)与输出信号(VA)连通，主控板通过识别VA的电平状态，判断当前输入信号对应第二本端连接器处是否安装功能驱动板。

正常工作时，主控板首先设置控制INHIBIT1信号为高电平(即通过图4所示的J0端口的f6引脚输出)，启动该芯片。然后设置A、B、C、D为不同的高、低电平组合，按顺序依次将输入信号(VA1-VA16)与输出信号(VA)连通，主控板通过识别VA的电平状态，判断当前输入信号对应第二本端连接器处是否安装功能驱动板。

进一步的，所述多路选择器中每一路输入，均与第二本端连接器中的相应接收各个功能驱动板的VA输出信号接口相连；其中，各功能驱动板上将自身连接器相应的VA输出信号引脚直接设置为低电平，当转接板的连接器处安装功能驱动板时，所述多路选择器中相应一路输入被拉低为低电平，否则，转接板的端口的引脚处一直保持为高电平。

通过这种方式，主控板可以正确地获知当前系统安装有哪些功能驱动板，便于根据需求扩展和删减功能驱动板。当功能驱动板需要增删时，只需要安装新的功能驱动板或拔掉某个功能驱动板，不需要额外的大量维护工作，极大地降低了维护工作量。同时，通过指令协议的三重校验加密的方式，提高了数据传输的可靠性，减少了数据传输出错的可能性。

进一步的，所述主控板上设置有第一控制芯片，每个所述功能驱动板上设置有第二控制芯片和驱动芯片，第二控制芯片与驱动芯片连接；所述第一控制芯片通过相应的连接器与第二控制芯片连接；所述驱动芯片与外部设备连接；其中，所述第一控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种；所述第二控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种；所述驱动芯片为FPGA芯片或CPLD芯片；外部设备包括但不仅限于电机、磁场线圈、激光器和温控元件中的一种或多种。

如图5所示，接下来以主控板与一个具体的功能驱动板连接为例，结合具体电路包括：一级控制芯片(对应前文的第一控制芯片)、二级控制芯片(对应前文的第二控制芯片)、三级控制芯片(对应前文的驱动芯片)，以及硬件对主控板与功能控制板之间的连接做具体说明。

其中，第二部分对应主控板，主控板内设置有一级控制芯片，图5中采用一片STM32单片机作为一级控制芯片。一级控制芯片的68号引脚(TX0)和69号引脚(RX0)经过串口转USB模块可以与第一部分的上位机进行通信。同时，一级控制芯片的23号引脚(TEN)、24号引脚(TX2)和25号引脚(RX2)经过串口转485模块可以与第三部分的二级控制芯片进行通信。第三部分对应于图2中的二级控制板(对应前文的功能驱动模块)，采用一片STM32单片机作为二级控制芯片和一片FPGA芯片作为三级控制芯片。二级控制芯片的56-71号引脚(FMC_DA0-FMC_DA15)以及76-81号引脚(FMC_nADV、FMC_nRE、FMC_nWE、FMC_nS)与三级控制芯片的一系列引脚连接实现FMC并行高速通信接口。其中，FMC_DA0-FMC_DA15为16位并行数据，FMC_nADV为地址/数据锁存控制信号、FMC_nRE为读控制信号、FMC_nWE为写控制信号、FMC_nS为片选控制信号。如图5所示，三级控制芯片通过对应的引脚与温度控制模块连接，其中，图5对应的温度控制模块包含一个TEC驱动芯片，三个模数转换采集芯片用于获取TEC工作电压、TEC工作电流和TEC当前温度。三级控制芯片的68、69、71和72引脚(FPGA_nFAULT1、FPGA_nSLEEP1、FPGA_IN2、FPGA_IN1)与TEC驱动芯片对应的引脚相连。三级控制芯片的58-61与64-65引脚(FPGA_CNV1、FPGA_CNV2、FPGA_CNV3、FPGA_SCK、FPGA_SDO、FPGA_SDI)连接到三个模数转换采集芯片。通过驱动温度控制模块来控制第四部分的硬件外设(包含TEC模块、热敏电阻)。值得注意的是，图5中的三级控制芯片为一片具体的驱动芯片，具体型号为EP4CE15E22C8N，由于引脚分布比较分散，为了更好的呈现三级控制芯片与二级控制芯片，以及三级控制芯片与温度控制模块(属于硬件)之间连接，将三级控制芯片划分为多个区域，其中区域U32D、U32E、U32F和U32G为三级控制芯片主要连接区域，对于其它未连接的区域未在图5中进行呈现。

本实用新型实施例中，系统的工作流程为：用户根据需求操作上位机软件界面，上位机将用户操作信息进行编码将编码信息通过USB接口向一级控制芯片传输。一级控制芯片通过串口转USB模块接收上位机的指令信息，并根据指令信息的类型将指令信息进行编码并通过串口转485模块转发到485通信总线上。二级控制芯片也通过一个串口转485模块接收485总线上的消息，并将接收到的消息通过FMC并行高速通信接口传输给三级控制芯片。三级控制芯片接收到信息后，控制相应的外设完成相应的功能，并将外设的工作状态信息通过FMC并行高速通信接口反馈到二级控制芯片，二级控制芯片再将信息转发给一级控制芯片，一级控制芯片接收到反馈信息后将信息上传到上位机，用户根据反馈信息做出相应的调整或操作。本实用新型实施例中，一级控制芯片和二级控制芯片均只需要做信息的接收和传递，任务单一，可以减少出错率。同时，三级控制芯片只需要在接收到指令后，控制相应的外设实现相应的功能，并将相应的工作状态信息反馈到二级控制芯片。值得注意的是，本实用新型的“串口485模块”实际为PCB电路(对应一级控制芯片和二级控制芯片的PCB板)的一部分，通过将串口485模块设置在PCB板上，以达到节约线缆，降低本实用新型系统质量的作用。

本实用新型将主控板和所有的功能驱动板全部集成安装在一块转接板上，并在转接板内设置PCB印制导线，通过设置在转接板上的第一本端连接器和第二本端连接器，以及主控板上的第一对端连接器和功能驱动板上的第二对端连接器，实现主控板与所有功能驱动板的级联。本实用新型实施例将主控板与所有功能驱动板全部集成在一块转接板上，无需使用任何外部互连线用于通信和电源，减少了系统中线缆的使用数量，有利于系统的小型化，减小系统的体积和质量；本实用新型的转接板上的每个第二本端连接器处设置有对应的硬件地址编码组件，并通过电阻组合的方式实现主控板与对应功能驱动板之间的识别，再通过功能驱动板内对应的驱动芯片驱动匹配的硬件执行对应的任务，本实用新型通过设置层级控制系统，不同的功能驱动板上的芯片执行对应的任务，不同功能驱动板之间相互独立，有利于减少不同功能驱动板内芯片执行对应任务之间的干扰，提高整体系统的稳定性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种高集成度的原子重力仪，其特征在于，包括转接板、主控板和至少两个功能驱动板；

所述转接板上设置有一个第一本端连接器和至少两个第二本端连接器，所述主控板上设置有第一对端连接器，每个所述功能驱动板上分别设置有第二对端连接器，其中，第一本端连接器与第一对端连接器相匹配，第二本端连接器与第二对端连接器相匹配，以便于将主控板和功能驱动板连接在转接板上；

其中，所述转接板内设置有PCB印制导线，第一本端连接器分别通过PCB印制导线与第二本端连接器连接，以将所述主控板与功能驱动板电性连接。

2.如权利要求1所述的高集成度的原子重力仪，其特征在于，在每个第二本端连接器处，位于指定接口处设置有硬件地址编码组件；其中，所述硬件地址编码组件由预设数量的接口构成，并通过指定数量接口接地和/或指定数量接口接高电平形成分配给各功能驱动板的唯一地址编码。

3.如权利要求2所述的高集成度的原子重力仪，其特征在于，硬件地址编码组件包括多个电阻，指定数量电阻的一端接地，另一端接第二本端连接器的指定接口；指定数量电阻的一端接高电平，另一端接第二本端连接器的指定接口。

4.根据权利要求1所述的高集成度的原子重力仪，其特征在于，转接板上还设置有多路选择器，第一本端连接器设置有主控板的VA输入信号接口，该主控板的VA输入信号接口与多路选择器的公共端口相连；

所述多路选择器中每一路输入，均与第二本端连接器中的相应接收各个功能驱动板的VA输出信号接口相连；

其中，各功能驱动板上将自身连接器相应的VA输出信号引脚直接设置为低电平，当转接板的连接器处安装功能驱动板时，所述多路选择器中相应一路输入被拉低为低电平，否则，转接板的端口的引脚处一直保持为高电平。

5.根据权利要求1-4任一项所述的高集成度的原子重力仪，其特征在于，所述主控板上设置有第一控制芯片，每个所述功能驱动板上设置有第二控制芯片和驱动芯片，第二控制芯片与驱动芯片连接；

所述第一控制芯片通过相应的连接器与第二控制芯片连接；

所述驱动芯片与外部设备连接。

6.根据权利要求5所述的高集成度的原子重力仪，其特征在于，所述第一控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种。

7.根据权利要求5所述的高集成度的原子重力仪，其特征在于，所述第二控制芯片为STM32单片机、GD32单片机和PIC单片机的一种或多种。

8.根据权利要求5所述的高集成度的原子重力仪，其特征在于，所述驱动芯片为FPGA芯片或CPLD芯片。

9.根据权利要求5所述的高集成度的原子重力仪，其特征在于，外部设备包括电机、磁场线圈、激光器和温控元件中的一种或多种。

Images