CN218633922U - 射频接收模组旁路模式下的无源电路及射频接收模组 - Google Patents

Abstract

本实用新型公开了一种射频接收模组旁路模式下的无源电路，其包括依次连接的信号输入端、放大单元、输出匹配电路以及信号输出端；所述无源电路还包括连接至所述放大单元的输入端与所述输出匹配电路的输入端之间的衰减电路；所述衰减电路包括第一晶体管、第一通路、第二通路、第三通路以及第二晶体管；所述无源电路处于所述射频接收模组旁路模式时，所述信号输入端接收的信号经过所述衰减电路进行不同程度的衰减后输出至所述输出匹配电路的输入端。本实用新型的射频接收模组旁路模式下的无源电路实现了对大功率信号进行衰减的功能，进而可以使大功率信号衰减成所需的功率信号以输出至下一级电路。

Description

射频接收模组旁路模式下的无源电路及射频接收模组

【技术领域】

本实用新型涉及信号处理技术领域，尤其涉及一种射频接收模组旁路模式下的无源电路及射频接收模组。

【背景技术】

低噪声放大器电路是一种应用于信号接收与发射器件的基本电路，其主要包括放大单元和输出匹配电路等。

现有的低噪声放大器电路在接收信号时，会存在接收到大功率信号的可能，此时的信号是不需要再次进行放大的，而是需要对信号进行一定程度上的衰减，以使大功率信号衰减成所需的功率信号，从而输出至下一级电路。

但现有的低噪声放大器电路只存在对信号进行放大的放大单元，其并不存在对接收到的大功率信号进行衰减的相关电路，即现有低噪声放大器电路并不能对大功率信号进行衰减，相应的则是现有的低噪声放大器的下一级电路低功率需求和射频接收模组接收到过大功率信号之间存在矛盾。

因此，有必要提供一种射频接收模组旁路模式下的无源电路以及射频接收模组来解决上述问题。

【实用新型内容】

本实用新型的目的在于提供一种射频接收模组旁路模式下的无源电路，以解决现有的低噪声放大器的下一级电路低功率需求和射频接收模组接收到过大功率信号之间存在矛盾的问题。

第一方面，本实用新型提供了一种射频接收模组旁路模式下的无源电路，其包括依次连接的信号输入端、放大单元、输出匹配电路以及信号输出端；所述无源电路还包括连接至所述放大单元的输入端与所述输出匹配电路的输入端之间的衰减电路；

所述衰减电路包括第一晶体管、第一通路、第二通路、第三通路以及第二晶体管；

所述第一晶体管的栅极连接至第一控制极电压，所述第一晶体管的源极作为所述衰减电路的输入端与所述放大单元的输入端连接；

所述第一通路的第一端、所述第二通路的第一端以及所述第三通路的第一端均与所述第一晶体管的漏极连接；

所述第二晶体管的栅极连接至第二控制极电压，所述第二晶体管的源极分别与所述第一通路的第二端、所述第二通路的第二端以及所述第三通路的第二端连接，所述第二晶体管的漏极作为所述衰减电路的输出端与所述输出匹配电路的输入端连接；

所述第一通路、所述第二通路以及所述第三通路分别用于对所述信号输入端输入的信号进行不同程度的衰减；所述无源电路处于所述射频接收模组旁路模式时，所述信号输入端接收的信号经过所述衰减电路进行不同程度的衰减后输出至所述输出匹配电路的输入端。

更优的，所述第一通路包括第三晶体管、第一电阻、第二电阻、第三电阻以及第四晶体管；

所述第三晶体管的栅极连接至第三控制极电压，所述第三晶体管的源极作为所述第一通路的第一端与所述第一晶体管的漏极连接；

所述第一电阻的第一端与所述第三晶体管的漏极连接；

所述第二电阻的第一端与所述第一电阻的第二端连接，所述第二电阻的第二端接地；

所述第三电阻的第一端与所述第一电阻的第二端连接；

所述第四晶体管的栅极连接至第四控制极电压，所述第四晶体管的源极与所述第三电阻的第二端连接，所述第四晶体管的漏极作为所述第一通路的第二端与所述第二晶体管的源极连接。

更优的，所述第二通路包括第五晶体管、第四电阻、第五电阻以及第第六晶体管；

所述第五晶体管的栅极连接至第五控制极电压，所述第五晶体管的源极作为所述第二通路的第一端与所述第一晶体管的漏极连接；

所述第四电阻的第一端与所述第五晶体管的漏极连接；

所述第五电阻的第一端与所述第四电阻的第二端连接；

所述第六晶体管的栅极连接至第六控制极电压，所述第六晶体管的源极与所述第五电阻的第二端连接，所述第六晶体管的漏极作为第二通路的第二端与所述第二晶体管源极连接。

更优的，所述第三通路包括第七晶体管、第六电阻以及第八晶体管；

所述第七晶体管的栅极连接至第七控制极电压，所述第七晶体管的源极作为所述第三通路的第一端与所述第一晶体管的漏极连接；

所述第六电阻的第一端与所述第七晶体管的漏极连接；

所述第八晶体管的栅极连接至第八控制极电压，所述第八晶体管的源极与所述第六电阻的第二端连接，所述第八晶体管的漏极作为第三通路的第二端与所述第二晶体管的源极连接。

更优的，所述衰减电路还包括第一电容，所述第一电容串联至所述第二晶体管的漏极与所述输出匹配电路的输入端之间。

更优的，所述放大单元包括第九晶体管以及第十晶体管；

所述第九晶体管的栅极作为所述放大单元的输入端并与所述信号输入端连接，所述第九晶体管的源极接地；

所述第十晶体管的栅极连接至供电电压，所述第十晶体管的源极与所述第九晶体管的漏极连接，所述第十晶体管的漏极与所述输出匹配电路的输入端连接。

更优的，所述放大单元还包括反馈电感，所述反馈电感的第一端与所述第九晶体管的源极连接，所述反馈电感的第二端接地。

更优的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管以及所述第十晶体管均为NMOS管。

更优的，所述输出匹配电路包括供电电感和第二电容；

所述供电电感的第一端连接至电源电压；

所述第二电容的第一端与所述供电电感的第二端连接并作为所述输出匹配电路的输入端，所述第二电容的第二端与所述信号输出端连接。

第二方面，本实用新型提供了一种射频接收模组，所述射频接收模组包括如上所述的射频接收模组旁路模式下的无源电路。

与现有技术相比，本实用新型的射频接收模组旁路模式下的无源电路通过在放大单元的输入端与输出匹配电路的输入端之间增设用于对信号输入端接收的信号进行不同程度衰减的衰减电路，并将衰减后的信号输出至输出匹配电路的输入端，从而实现了对大功率信号进行衰减后输出的功能，进而可以使大功率信号衰减成所需的功率信号以输出至下一级电路，即解决了现有低噪声放大器的下一级电路低功率需求和射频接收模组接收到过大功率信号之间存在的矛盾。

【附图说明】

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本实用新型实施例提供的一种射频接收模组旁路模式下的无源电路的电路图。

【具体实施方式】

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种射频接收模组旁路模式下的无源电路100，结合图1所示，其包括依次连接的信号输入端VIN、放大单元10、输出匹配电路20以及信号输出端VOUT；无源电路100还包括连接至放大单元10的输入端与输出匹配电路20的输入端之间的衰减电路30。

其中，射频接收模组旁路模式下的无源电路100以下可以简称为无源电路100。

衰减电路30包括第一晶体管S1、第一通路31、第二通路32、第三通路33以及第二晶体管S8。

第一晶体管S1的栅极连接至第一控制极电压VG1，第一晶体管S1的源极作为衰减电路30的输入端与放大单元10的输入端连接。

第一通路31的第一端、第二通路32的第一端以及第三通路33的第一端均与第一晶体管S1的漏极连接。

第二晶体管S8的栅极连接至第二控制极电压VG8，第二晶体管S8的源极分别与第一通路31的第二端、第二通路32的第二端以及第三通路33的第二端连接，第二晶体管S8的漏极作为衰减电路30的输出端与输出匹配电路20的输入端连接。

第一通路31、第二通路32以及第三通路33分别用于对信号输入端VIN输入的信号进行不同程度的衰减；无源电路100处于射频接收模组旁路模式时，信号输入端VIN接收的信号经过衰减电路30进行不同程度的衰减后输出至输出匹配电路20的输入端。

本实施例中，第一通路31包括第三晶体管S2、第一电阻R4、第二电阻R6、第三电阻R5以及第四晶体管S3。

第三晶体管S2的栅极连接至第三控制极电压VG2，第三晶体管S2的源极作为第一通路31的第一端与第一晶体管S1的漏极连接。

第一电阻R4的第一端与第三晶体管S2的漏极连接。

第二电阻R6的第一端与第一电阻R4的第二端连接，第二电阻R6的第二端接地。

第三电阻R5的第一端与第一电阻R4的第二端连接。

第四晶体管S3的栅极连接至第四控制极电压VG3，第四晶体管S3的源极与第三电阻R5的第二端连接，第四晶体管S3的漏极作为第一通路31的第二端与第二晶体管S8的源极连接。

本实施例中，第二通路32包括第五晶体管S4、第四电阻R2、第五电阻R3以及第第六晶体管S5。

第五晶体管S4的栅极连接至第五控制极电压VG4，第五晶体管S4的源极作为第二通路32的第一端与第一晶体管S1的漏极连接。

第四电阻R2的第一端与第五晶体管S4的漏极连接。

第五电阻R3的第一端与第四电阻R2的第二端连接。

第六晶体管S5的栅极连接至第六控制极电压VG5，第六晶体管S5的源极与第五电阻R3的第二端连接，第六晶体管S5的漏极作为第二通路32的第二端与第二晶体管S8源极连接。

本实施例中，第三通路33包括第七晶体管S6、第六电阻R1以及第八晶体管S7。

第七晶体管S6的栅极连接至第七控制极电压VG6，第七晶体管S6的源极作为第三通路33的第一端与第一晶体管S1的漏极连接。

第六电阻R1的第一端与第七晶体管S6的漏极连接。

第八晶体管S7的栅极连接至第八控制极电压VG7，第八晶体管S7的源极与第六电阻R1的第二端连接，第八晶体管S7的漏极作为第三通路33的第二端与第二晶体管S8的源极连接。

本实施例中，衰减电路30还包括第一电容C1，第一电容C1串联至第二晶体管S8的漏极与输出匹配电路20的输入端之间。

本实施例中，放大单元10包括第九晶体管M1以及第十晶体管M2。

第九晶体管M1的栅极作为放大单元10的输入端并与信号输入端VIN连接，第九晶体管M1的源极接地。

第十晶体管M2的栅极连接至供电电压Vb，第十晶体管M2的源极与第九晶体管M1的漏极连接，第十晶体管M2的漏极与输出匹配电路20的输入端连接。

另外，放大单元10还包括反馈电感Ls，反馈电感Ls的第一端与第九晶体管M1的源极连接，反馈电感Ls的第二端接地。

本实施例中，第一晶体管S1、第二晶体管S8、第三晶体管S2、第四晶体管S3、第五晶体管S4、第六晶体管S5、第七晶体管S6、第八晶体管S7、第九晶体管M1以及第十晶体管M2均为NMOS管。当然，根据实际需求，第一晶体管S1至第十晶体管M2还可以任意选用其它可替代的晶体管。

本实施例中，输出匹配电路20包括供电电感Ld和第二电容C1。

供电电感Ld的第一端连接至电源电压VDD。

第二电容C1的第一端与供电电感Ld的第二端连接并作为输出匹配电路20的输入端，第二电容C1的第二端与信号输出端VOUT连接。

本实施例中，第一通路31、第二通路32以及第三通路33分别用于对信号输入端VIN输入的信号进行不同程度的衰减，然后经过供电电感Ld和第二电容C1组成的输出匹配网络(输出匹配电路20)进行输出，由于有供电电感Ld和第二电容C1组成的输出匹配网路的匹配作用，旁路模式下输出的信号会得到较大程度的改善，能更好的和负载进行匹配，减小反射产生的损耗。

本实施例中，供电电感Ld和第二电容C1组成低噪声放大器的输出匹配网络，供电电感Ld同时起到供电的作用，在旁路模式下，第九晶体管M1和第十晶体管M2不具备放大作用，信号不再从第九晶体管M1和第十晶体管M2通过。

本实施例中，第九晶体管M1和第十晶体管M2组成共源极共栅极结构的低噪声放大器，供电电感Ld为低噪声放大器的漏极电感，反馈电感Ls为低噪声放大器的源极反馈的电感，第二电容C1形成输出匹配电容，第二电容C1为隔直电容，第一晶体管S1至第八晶体管S7均为MOS开关，第一电阻R4至第六电阻R1均为旁路模式下的衰减电阻，第一控制极电压VG1至第八控制极电压VG7均为MOS开关的控制电压。

当需要工作在旁路模式时，第一控制极电压VG1至第八控制极电压VG7分别控制第一晶体管S1至第八晶体管S7的开启，此时旁路的通路打开。根据需要，第三控制极电压VG2至第八控制极电压VG7开启第三晶体管S2至第八晶体管S7，注意每个通路上的两个晶体管是同时开启，通过控制不同通路的开关的开启或关段，可以得到不同的等效阻值，实现信号增益的可调节。

本实施例中所描述的“连接”均为电连接或电性连接，即连接的两个器件或多个器件均为电连接或电性连接。

与现有技术相比，本实用新型的射频接收模组旁路模式下的无源电路100通过在放大单元10的输入端与输出匹配电路20的输入端之间增设用于对信号输入端VIN接收的信号进行不同程度衰减的衰减电路30，并将衰减后的信号输出至输出匹配电路20的输入端，从而实现了对大功率信号进行衰减后输出的功能，进而可以使大功率信号衰减成所需的功率信号以输出至下一级电路，即解决了现有低噪声放大器的下一级电路低功率需求和射频接收模组接收到过大功率信号之间存在的矛盾。

本实用新型还提供了另一实施例，一种射频接收模组，射频接收模组包括如上述实施例中的射频接收模组旁路模式下的无源电路100。

由于本实施例中的射频接收模组包括了上述实施例中的射频接收模组旁路模式下的无源电路100，因此其也能达到上述实施例中射频接收模组旁路模式下的无源电路100所达到的技术效果，在此不作赘述。

以上所述的仅是本实用新型的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出改进，但这些均属于本实用新型的保护范围。

Claims (10)

1.一种射频接收模组旁路模式下的无源电路，包括依次连接的信号输入端、放大单元、输出匹配电路以及信号输出端；其特征在于，所述无源电路还包括连接至所述放大单元的输入端与所述输出匹配电路的输入端之间的衰减电路；

所述衰减电路包括第一晶体管、第一通路、第二通路、第三通路以及第二晶体管；

所述第一晶体管的栅极连接至第一控制极电压，所述第一晶体管的源极作为所述衰减电路的输入端与所述放大单元的输入端连接；

所述第一通路的第一端、所述第二通路的第一端以及所述第三通路的第一端均与所述第一晶体管的漏极连接；

所述第二晶体管的栅极连接至第二控制极电压，所述第二晶体管的源极分别与所述第一通路的第二端、所述第二通路的第二端以及所述第三通路的第二端连接，所述第二晶体管的漏极作为所述衰减电路的输出端与所述输出匹配电路的输入端连接；

所述第一通路、所述第二通路以及所述第三通路分别用于对所述信号输入端输入的信号进行不同程度的衰减；所述无源电路处于所述射频接收模组旁路模式时，所述信号输入端接收的信号经过所述衰减电路进行不同程度的衰减后输出至所述输出匹配电路的输入端。

2.如权利要求1所述的射频接收模组旁路模式下的无源电路，其特征在于，所述第一通路包括第三晶体管、第一电阻、第二电阻、第三电阻以及第四晶体管；

所述第三晶体管的栅极连接至第三控制极电压，所述第三晶体管的源极作为所述第一通路的第一端与所述第一晶体管的漏极连接；

所述第一电阻的第一端与所述第三晶体管的漏极连接；

所述第二电阻的第一端与所述第一电阻的第二端连接，所述第二电阻的第二端接地；

所述第三电阻的第一端与所述第一电阻的第二端连接；

所述第四晶体管的栅极连接至第四控制极电压，所述第四晶体管的源极与所述第三电阻的第二端连接，所述第四晶体管的漏极作为所述第一通路的第二端与所述第二晶体管的源极连接。

3.如权利要求2所述的射频接收模组旁路模式下的无源电路，其特征在于，所述第二通路包括第五晶体管、第四电阻、第五电阻以及第第六晶体管；

所述第五晶体管的栅极连接至第五控制极电压，所述第五晶体管的源极作为所述第二通路的第一端与所述第一晶体管的漏极连接；

所述第四电阻的第一端与所述第五晶体管的漏极连接；

所述第五电阻的第一端与所述第四电阻的第二端连接；

所述第六晶体管的栅极连接至第六控制极电压，所述第六晶体管的源极与所述第五电阻的第二端连接，所述第六晶体管的漏极作为第二通路的第二端与所述第二晶体管源极连接。

4.如权利要求3所述的射频接收模组旁路模式下的无源电路，其特征在于，所述第三通路包括第七晶体管、第六电阻以及第八晶体管；

所述第七晶体管的栅极连接至第七控制极电压，所述第七晶体管的源极作为所述第三通路的第一端与所述第一晶体管的漏极连接；

所述第六电阻的第一端与所述第七晶体管的漏极连接；

所述第八晶体管的栅极连接至第八控制极电压，所述第八晶体管的源极与所述第六电阻的第二端连接，所述第八晶体管的漏极作为第三通路的第二端与所述第二晶体管的源极连接。

5.如权利要求4所述的射频接收模组旁路模式下的无源电路，其特征在于，所述衰减电路还包括第一电容，所述第一电容串联至所述第二晶体管的漏极与所述输出匹配电路的输入端之间。

6.如权利要求1至5任意一项所述的射频接收模组旁路模式下的无源电路，其特征在于，所述放大单元包括第九晶体管以及第十晶体管；

所述第九晶体管的栅极作为所述放大单元的输入端并与所述信号输入端连接，所述第九晶体管的源极接地；

所述第十晶体管的栅极连接至供电电压，所述第十晶体管的源极与所述第九晶体管的漏极连接，所述第十晶体管的漏极与所述输出匹配电路的输入端连接。

7.如权利要求6所述的射频接收模组旁路模式下的无源电路，其特征在于，所述放大单元还包括反馈电感，所述反馈电感的第一端与所述第九晶体管的源极连接，所述反馈电感的第二端接地。

8.如权利要求6所述的射频接收模组旁路模式下的无源电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管以及所述第十晶体管均为NMOS管。

9.如权利要求6所述的射频接收模组旁路模式下的无源电路，其特征在于，所述输出匹配电路包括供电电感和第二电容；

所述供电电感的第一端连接至电源电压；

所述第二电容的第一端与所述供电电感的第二端连接并作为所述输出匹配电路的输入端，所述第二电容的第二端与所述信号输出端连接。

10.一种射频接收模组，其特征在于，所述射频接收模组包括权利要求1至9任意一项所述的射频接收模组旁路模式下的无源电路。

Images