CN218525098U - 一种fpga远程升级系统 - Google Patents

Abstract

本申请实施例提供了一种FPGA远程升级系统，用于提高FPGA配置文件更新的效率，节约硬件成本。FPGA远程升级系统可包括：FPGA、模拟开关芯片、Flash存储器以及为控制单元MCU；其中，模拟开关芯片包含多路单刀双掷模拟开关；模拟开关芯片中模拟开关的动端与Flash存储器的SPI接口连接，不动端分别与FPGA的SPI接口、MCU的SPI接口连接；MCU的电平输出接口与模拟开关芯片的开关控制接口连接；当MCU的电平输出接口输出默认电平信号时，Flash存储器与FPGA通过SPI协议建立第一数据通道，并通过第一数据通道加载配置文件；当MCU的电平输出接口输出触发电平信号时，Flash存储器与MCU通过SPI协议建立第二数据通道，并通过第二数据通道将接收到的新配置文件写入Flash存储器。

Description

一种FPGA远程升级系统

技术领域

本申请涉及数据处理技术领域，尤其涉及一种FPGA远程升级系统。

背景技术

半导体技术的发展使得FPGA应用前景越来越广泛。FPGA往往需要专门的存储器(例如Flash存储器)来存储FPGA的配置文件，且该配置文件往往需要不定期更新。

现有技术对FPGA的配置文件更新的方式主要有两种。第一种：人工接线连接FPGA上预留的接口(例如JTAG接口)进行线下更新，将更新文件写入存储器中。这种方式需要需要人工参与，费时费力成本较高。第二种：使用CPU控制FPGA加载，在FPGA上为MCU分配多个引脚接口进行控制通讯，以控制FPGA加载配置文件，MCU先执行带有加载功能的应用程序，然后将配置文件加载到FPGA中。这种方式要在应用程序加载完成后才能为FPGA加载配置文件加载，而且需要额外占用FPGA的引脚接口，浪费 FPGA的引脚接口。

因此，有必要提供一种新的FPGA的配置文件更新方式解决上述问题。

发明内容

本申请实施例提供了一种FPGA远程升级系统，用于提高FPGA配置文件更新的效率，节约硬件成本。

本申请实施例中的FPGA远程升级系统，可包括：

FPGA、模拟开关芯片、Flash存储器以及为控制单元MCU；其中，

所述模拟开关芯片包含多路单刀双掷模拟开关；

所述模拟开关芯片中模拟开关的动端与所述Flash存储器的SPI接口连接，不动端分别与所述FPGA的SPI接口、所述MCU的SPI接口连接；

所述MCU的电平输出接口与所述模拟开关芯片的开关控制接口连接；当所述MCU的电平输出接口输出默认电平信号时，所述Flash存储器与所述FPGA通过SPI协议建立第一数据通道，并通过所述第一数据通道加载配置文件；当所述MCU的电平输出接口输出触发电平信号时，所述Flash存储器与所述MCU通过SPI协议建立第二数据通道，并通过所述第二数据通道将接收到的新配置文件写入所述Flash存储器。

可选的，作为一种可能的实施方式，本申请实施例中，所述模拟开关芯片可以包括第一模拟芯片、第二模拟芯片，所述第一模拟芯片、第二模拟芯片均包含两路单刀双掷模拟开关。

可选的，作为一种可能的实施方式，本申请实施例中，

所述第一模拟芯片的第一路模拟开关的动端与所述Flash存储器的片选接口连接，不动端分别与所述FPGA的片选接口、所述MCU的片选接口连接；

所述第一模拟芯片的第二路模拟开关的动端与所述Flash存储器的串口时钟接口连接，不动端分别与所述FPGA的串口时钟接口、所述MCU的串口时钟接口连接；

所述第二模拟芯片的两路模拟开关的动端与所述Flash存储器的数据输入/输出接口连接，不动端分别与所述FPGA的数据输入/输出接口、所述MCU 的数据输入/输出接口连接。

可选的，作为一种可能的实施方式，本申请实施例中，所述Flash存储器的片选接口与所述FPGA的片选接口可以通过所述第一模拟芯片的第一路模拟开关默认接通。

可选的，作为一种可能的实施方式，本申请实施例中，所述Flash存储器的串口时钟接口与所述FPGA的串口时钟接口可以通过所述第一模拟芯片的第二路模拟开关默认接通。

可选的，作为一种可能的实施方式，本申请实施例中，所述FPGA的数据输入/输出接口与所述Flash存储器的数据输入/输出接口可以通过所述第二模拟芯片默认接通。

可选的，作为一种可能的实施方式，本申请实施例中，所述第一模拟芯片、第二模拟芯片可以为采用MSOP工艺封装的芯片。

从以上技术方案可以看出，本申请实施例具有以下优点：

本申请实施例中，本申请实施例中，通过模拟开关控制Flash存储器的SPI接口在FPGA的SPI接口、MCU的SPI接口之间切换，当需要进行配置文件更新时，只需要MCU的电平输出接口输出触发电平信号，Flash存储器与MCU通过SPI协议建立第二数据通道，并通过该第二数据通道将接收到的新配置文件写入Flash存储器。在新配置文件写入完成之后，MCU的电平输出接口输出默认电平信号，再次重新上电时，Flash存储器与FPGA通过第一数据通道加载新配置文件即可实现配置文件的自动更新。相对于现有技术，无需人工线下更新，实现了远程线上更新，提高了配置文件更新的效率；同时硬件电路上也无需MCU与FPGA连接，只需要重新上电即可实现新配置文件的加载，无需额外占用FPGA的引脚接口，节约了硬件成本。

附图说明

图1为本申请实施例中一种FPGA远程升级系统的一个实施例示意图；

图2为本申请实施例中一种FPGA远程升级系统的一个具体实施例示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多路”的含义是两路或两路以上。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。术语“包括”及其任何变形，意图在于覆盖不排他的包含。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

为了便于理解，下面对本申请实施例中的具体流程进行描述，请参阅图1，本申请实施例中一种FPGA远程升级系统的一个实施例可包括：FPGA 10、模拟开关芯片20、Flash存储器30以及为控制单元MCU 40。

其中，模拟开关芯片20中设置有多路单刀双掷模拟开关，即每一路模拟开关包括一个动端和两个不动端(如图1仅仅以一路模拟开关作为示例)，动端同一时刻只和其中一个不动端连通。

模拟开关芯片20中模拟开关的动端与Flash存储器30的SPI接口连接，不动端分别与FPGA 10的SPI接口、MCU 40的SPI接口连接，以便于Flash 存储器30的SPI接口可以在FPGA 10的SPI接口、MCU 40的SPI接口之间切换。

MCU 40的电平输出接口与模拟开关芯片20的开关控制接口连接；当 MCU 40的电平输出接口输出默认电平信号(可以是高电平或低电平信号)时， Flash存储器30与FPGA10通过SPI协议建立第一数据通道，并通过第一数据通道加载配置文件；当MCU 40的电平输出接口输出触发电平信号(可以是高电平或低电平信号，但是与默认电平信号不同)时，Flash存储器30与 MCU 40通过SPI协议建立第二数据通道，并通过第二数据通道将接收到的新配置文件写入Flash存储器30。

本申请实施例中的FPGA远程升级系统的工作流程如下：第一阶段，在初次刷写FPFA时，MCU 40的电平输出接口输出触发电平信号，Flash存储器30与MCU 40通过SPI协议建立第二数据通道，并通过该第二数据通道将初始的配置文件写入Flash存储器。第二阶段，在正常的工作期间(即不需要更新配置文件期间)，MCU 40的电平输出接口输出默认电平信号，每次上电时，Flash存储器30与FPGA 10通过SPI协议建立第一数据通道，并通过该第一数据通道加载配置文件。第三阶段，需要更新FPGA 10的配置文件时， MCU 40的电平输出接口输出触发电平信号，Flash存储器30与MCU 40通过 SPI协议建立第二数据通道，并通过该第二数据通道将通过有线或无线的方式接收到的新配置文件写入Flash存储器；在新配置文件写入完成之后，MCU 40的电平输出接口输出默认电平信号，FPGA重新上电时，Flash存储器30 与FPGA 10通过第一数据通道加载新配置文件。

由以上公开内容可知，本申请实施例中，通过模拟开关控制Flash存储器的SPI接口在FPGA的SPI接口、MCU的SPI接口之间切换，当需要进行配置文件更新时，只需要MCU的电平输出接口输出触发电平信号，Flash存储器与MCU通过SPI协议建立第二数据通道，并通过该第二数据通道将接收到的新配置文件写入Flash存储器。在新配置文件写入完成之后，MCU的电平输出接口输出默认电平信号，重新上电时，Flash存储器与FPGA通过第一数据通道加载新配置文件即可实现配置文件的自动更新。相对于现有技术，无需人工线下更新，实现了远程线上更新，提高了配置文件更新的效率；同时硬件电路上也无需MCU与FPGA连接，即无需额外占用FPGA的引脚接口，节约了硬件成本。

在上述实施例的基础上，申请人发现，上述实施例中使用的模拟开关芯片至少需要4路单刀双掷开关(12个引脚接口)加上切换控制接口(每路至少1个引脚接口)以及接地口，则需要至少17个引脚接口。市面上现有的包含17个引脚接口的模拟开关的芯片往往是采用sop(Small Out-Line Package 小外形封装)封装工艺，封装之后的器件长宽尺寸往往在1厘米以上，不利于电路板的小型化。有鉴于此，申请人采用MSOP(Miniature SmallOutline Package)工艺封装(单颗芯片最多16个引脚接口)的两个模拟芯片，即第一模拟芯片、第二模拟芯片，均只包含两路单刀双掷模拟开关，其器件长宽尺寸缩小至0.3厘米以下，占用空间更小，有利于电路板的小型化需求。

可选的，作为一种可能的实施方式，如图2所示，在采用第一模拟芯片、第二模拟芯片的场景下，模拟开关芯片中模拟开关的动端与Flash存储器的 SPI接口连接，不动端分别与FPGA的SPI接口、MCU的SPI接口连接，具体实现连接如下：第一模拟芯片U1的第一路模拟开关的动端COM1与Flash 存储器的片选接口FLASH-CS连接，不动端(图2中的NC1、NO1接口)分别与FPGA的片选接口NCSO、MCU的片选接口SPI-CS连接；第一模拟芯片U1的第二路模拟开关的动端COM2与Flash存储器的串口时钟接口 FLASH-CLK连接，不动端(图2中的NC2、NO2接口)分别与FPGA的串口时钟DCLK接口、MCU的串口时钟接口SPI-CLK连接；第二模拟芯片U2的两路模拟开关的动端(图2中的COM3、COM4)与Flash存储器的数据输入/输出接口(图2中的FLASH-DI和FLASH-DO)连接，不动端(图2中的 NC3、NO3、NC4、NO4)分别与FPGA的数据输入/输出接口(图2中的 DATA1-ASDO、IO-DATA0)、MCU的数据输入/输出接口(图2中的SPI-DO和SPI-DI)连接。此外，3v3为预设电平，C1、C2为预设电平，R1位预设电平等电器元件的参数可根据所选芯片型号进行适配，此处不做限定。

实际应用中，当需要进行配置文件更新时，MCU的电平输出接口 MCU-IO-115就可以将IN1、IN2、IN3、IN4端口统一发送触发电平信号，将 Flash存储器的SPI接口与MCU的SPI接口连通，进行数据更新，更新完成之后，MCU不再发送触发电平信号，只需要FPGA重新上电即可自动从Flash 存储器中加载新配置文件，无需MCU与FPGA进行通讯。

此外，申请人注意到，FPGA运行在正常的工作时间(即不需要更新配置文件期间)的占比是远大于文件更新时间，为此需要Flash存储器与FPGA通过SPI接口默认保持连接，仅在需要更新配置文件时切换连接。为此，Flash 存储器的片选接口与FPGA的片选接口可以通过第一模拟芯片的第一路模拟开关默认接通(即MCU的电平输出默认电平)。同理，Flash存储器的串口时钟接口与FPGA的串口时钟接口可以通过第一模拟芯片的第二路模拟开关默认接通。同理，FPGA的数据输入/输出接口与述Flash存储器的数据输入/输出接口可以通过第二模拟芯片默认接通。

以上公开的内容，仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (7)

1.一种FPGA远程升级系统，其特征在于，包括：FPGA、模拟开关芯片、Flash存储器以及为控制单元MCU；其中，

所述模拟开关芯片包含多路单刀双掷模拟开关；

所述模拟开关芯片中模拟开关的动端与所述Flash存储器的SPI接口连接，不动端分别与所述FPGA的SPI接口、所述MCU的SPI接口连接；

所述MCU的电平输出接口与所述模拟开关芯片的开关控制接口连接；当所述MCU的电平输出接口输出默认电平信号时，所述Flash存储器与所述FPGA通过SPI协议建立第一数据通道，并通过所述第一数据通道加载配置文件；当所述MCU的电平输出接口输出触发电平信号时，所述Flash存储器与所述MCU通过SPI协议建立第二数据通道，并通过所述第二数据通道将接收到的新配置文件写入所述Flash存储器。

2.根据权利要求1所述的系统，其特征在于，所述模拟开关芯片包括第一模拟芯片、第二模拟芯片，所述第一模拟芯片、第二模拟芯片均包含两路单刀双掷模拟开关。

3.根据权利要求2所述的系统，其特征在于，所述第一模拟芯片的第一路模拟开关的动端与所述Flash存储器的片选接口连接，不动端分别与所述FPGA的片选接口、所述MCU的片选接口连接；

所述第一模拟芯片的第二路模拟开关的动端与所述Flash存储器的串口时钟接口连接，不动端分别与所述FPGA的串口时钟接口、所述MCU的串口时钟接口连接；

所述第二模拟芯片的两路模拟开关的动端与所述Flash存储器的数据输入/输出接口连接，不动端分别与所述FPGA的数据输入/输出接口、所述MCU的数据输入/输出接口连接。

4.根据权利要求3所述的系统，其特征在于，所述Flash存储器的片选接口与所述FPGA的片选接口通过所述第一模拟芯片的第一路模拟开关默认接通。

5.根据权利要求3所述的系统，其特征在于，所述Flash存储器的串口时钟接口与所述FPGA的串口时钟接口通过所述第一模拟芯片的第二路模拟开关默认接通。

6.根据权利要求3所述的系统，其特征在于，所述FPGA的数据输入/输出接口与所述Flash存储器的数据输入/输出接口通过所述第二模拟芯片默认接通。

7.根据权利要求2至6中任一项所述的系统，其特征在于，所述第一模拟芯片、第二模拟芯片为采用MSOP工艺封装的芯片。

Images