CN218333399U - 平面电感器及电子设备 - Google Patents

Abstract

本申请公开了一种平面电感器及电子设备，该平面电感器包括至少两个层叠设置的电路板及至少一个第一导电元件，每个电路板均包括一组电感线圈，且每个电感线圈均具有首端和尾端，第一导电元件至少穿设于相邻两个电路板中，且相邻或者间隔的两个电路板的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一第一导电元件，以使所有电路板中的电感线圈串联连接。该设计通过多个电路板中的多个电感线圈串联连接，形成了一种新型分体式平面电感器，极大程度降低了该平面电感器中电路板的成本、制作成本和良率。

Description

平面电感器及电子设备

技术领域

本申请涉及电感器技术领域，尤其涉及一种平面电感器及电子设备。

背景技术

相关技术中，平面电感器的电路板因所采用的电路板的成本较高，导致平面电感器整体的成本较高，因此，如何有效降低平面电感器的成本已成为亟待解决的问题。

实用新型内容

本申请实施例提供一种平面电感器及电子设备，通过多个电路板中的多个电感线圈串联连接，形成了一种新型分体式平面电感器，极大程度降低了该平面电感器中电路板的成本、制作成本和良率。

第一方面，本申请实施例提供了一种平面电感器；该平面电感器包括至少两个层叠设置的电路板及至少一个第一导电元件，每个电路板均包括一组电感线圈，且每个电感线圈均具有首端和尾端，第一导电元件至少穿设于相邻两个电路板中，且相邻或者间隔的两个电路板的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一第一导电元件，以使所有电路板中的电感线圈串联连接。

基于本申请实施例的平面电感器，通过设计多个层叠设置的电路板，且相邻或者间隔的两个电路板中的电感线圈通过第一导电元件电性连通，从而实现所有电路板中的电感线圈的串联连接，相较于相关技术中设计一个高层数电路板和一个高匝数电感线圈的平面电感器而言，将一个高层数电路板优化成多个低层数电路板的串联连接，以及将一个高匝数电感线圈优化成多个低匝数电感线圈的串联连接，形成了一种新型分体式平面电感器，并且极大程度降低了电感器中电路板的成本、制作成本和良率。

在其中一些实施例中，第一导电元件的数量至少相较所有电路板的数量多一个，每个电路板的电感线圈的首端和尾端分别与相邻的两个第一导电元件连接，且相邻的两个电路板的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一第一导电元件。

基于上述实施例，通过将每个电路板的电感线圈的首端和尾端设计成分别与相邻的两个第一导电元件连接，能够有效降低多个电路板中的多个电感线圈之间实现串联连接的难度。

在其中一些实施例中，对于相邻的两个电路板，第一导电元件的数量为两个，每个电路板的电感线圈的首端和尾端均分别与两个第一导电元件连接，且相邻的两个电路板中的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一第一导电元件。

基于上述实施例，通过将每个电路板的电感线圈的首端和尾端设计成分别与两个第一导电元件连接，能够有效降低多个电路板中的多个电感线圈之间实现串联连接的难度。

在其中一些实施例中，第一导电元件包括导电针体，导电针体穿设于所有电路板，且导电针体的两端分别延伸至最外侧的两个电路板外。

基于上述实施例，相邻或者间隔的两个电路板中的两个电感线圈的首端和尾端之间通过导电针体电性连通，能够有效降低相邻或者间隔的两个电路板中的两个电感线圈之间电性连通的难度。

在其中一些实施例中，第一导电元件包括导电焊盘和焊接材料，每个电路板均设置有至少两个导电焊盘，焊接材料连接相邻的两个电路板的导电焊盘，使得相邻的两个电路板的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一焊接材料。

基于上述实施例，邻的两个电路板中的两个电感线圈的首端和尾端通过吸附于导电焊盘上的焊接材料来实现两者之间的电性连通，能够有效降低相邻的两个电路板中的两个电感线圈之间电性连通的难度。

在其中一些实施例中，每个电路板均设有与第一导电元件数量相等的导电通孔，第一导电元件包括焊接材料，焊接材料填充导电通孔的至少部分，使得相邻的两个电路板的两个电感线圈中，其一电感线圈的首端与另一电感线圈的尾端连接至同一焊接材料。

基于上述实施例，相邻的两个电路板中的两个电感线圈的首端和尾端通过填充于导电通孔中的焊接材料来实现两者之间的电性连通，能够有效降低相邻的两个电路板中的两个电感线圈之间电性连通的难度。

在其中一些实施例中，任意相邻或者间隔的两个电路板中的两个电感线圈，其一电感线圈的首端和尾端中的一个可作为第一外接引线端，另一电感线圈的首端和尾端中的另一个可作为第二外接引线端，且第一外接引线端和第二外接引线端均用于与外接部件连接。

基于上述实施例，通过将任意相邻或间隔的两个电路板中的两个电感线圈中的一个首端和一个尾端分别作为第一外接引线端和第二外接引线端，使第一外接引线端和第二外接引线端实现串联引出方式，电感线圈的绕组匝数翻倍，从而使得该平面电感器具有更高的兼容性。

在其中一些实施例中，每个电路板均包括多层层叠设置的介质层，且每层介质层埋设电感线圈的至少一匝绕组段。

基于上述实施例，通过在同一电路板的每层介质层中均只埋设一匝绕组段，使得同一电路板中的电感线圈的每匝绕组段的线宽和线长均位于介质层的内圈，一致性好；通过在同一电路板的每层介质层中均埋设多匝绕组段，使得平面电感器的适用性更广。

在其中一些实施例中，每个电路板还包括第二导电元件，多层介质层的数量相较第二导电元件的数量多一层，且相邻的两个绕组段之间经由第二导电元件首尾连接，使得同一电感线圈中位于不同介质层上的所有绕组段串联连接。

基于上述实施例，通过第二导电元件来实现统一电路板上的不同介质层中的绕组段之间的串联连接，有效降低了位于同一电路板的不同介质层中的各绕组段之间串联连接的难度。

在其中一些实施例中，平面电感器还包括磁芯，磁芯具有容置空间，至少两个电路板的至少部分均为位于容置空间内且与磁芯连接。

基于上述实施例，通过将至少两个电路板的至少部分设置在磁芯内，该平面电感器能够有效防止电磁波的干扰，屏蔽电磁辐射，过滤电流中的噪声。

第二方面，本申请实施例提供了一种电子设备，该电子设备包括壳体及上述的平面电感器，平面电感器安装于壳体。

基于本申请实施例中的电子设备，具有上述平面电感器的电子设备，降低了该电子设备的成本、制作成本和良率。

基于本申请实施例的一种平面电感器及电子设备，通过设计多个层叠设置的电路板，且相邻或者间隔的两个电路板中的电感线圈通过第一导电元件电性连通，从而实现所有电路板中的电感线圈的串联连接，相较于相关技术中设计一个高层数电路板和一个高匝数电感线圈的平面电感器而言，将一个高层数电路板优化成多个低层数电路板的串联连接，以及将一个高匝数电感线圈优化成多个低匝数电感线圈的串联连接，形成了一种新型分体式平面电感器，并且极大程度降低了电感器中电路板的成本、制作成本和良率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一种实施例中的平面电感器的结构示意图；

图2为本申请一种实施例中的第一电路板的透视图；

图3为本申请一种实施例中的第二电路板的透视图；

图4为本申请一种实施例中的第三电路板的透视图；

图5为本申请一种实施例中的第一导电元件为导电焊盘的结构示意图；

图6为本申请一种实施例中的第一介质层的局部剖视图；

图7为本申请一种实施例中的第二介质层的局部剖视图；

图8为本申请一种实施例中的第三介质层的局部剖视图；

图9为本申请一种实施例中的第四介质层的局部剖视图；

图10为本申请一种实施例中的第五介质层的局部剖视图；

图11为本申请一种实施例中的第六介质层的局部剖视图。

附图标记：1、平面电感器；10、电路板；10a、第一电路板；10b、第二电路板；10c、第三电路板；11、介质层；11a、第一介质层；11b、第二介质层；11c、第三介质层；11d、第四介质层；11e、第五介质层；11f、第六介质层；12、电感线圈；121a、第一电感线圈；121b、第二电感线圈；121c、第三电感线圈；122a、第一绕组段；122b、第二绕组段；122c、第三绕组段；122d、第四绕组段；122e、第五绕组段；122f、第六绕组段；13、导电通孔；13a、第一导电通孔；131b、第二导电通孔；131c、第三导电通孔；131d、第四导电通孔；14、第二导电元件；14a、一号第二导电元件；14b、二号第二导电元件；14c、三号第二导电元件；14d、四号第二导电元件；14e、五号第二导电元件；20、第一导电元件；21、导电针体；22、导电焊盘；30、磁芯；31、第一磁芯；32、第二磁芯；33、容置空间。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

为了解决上述技术问题，请参照图1-图11所示，本申请的第一方面提出了一种平面电感器1，通过多个电路板10中的多个电感线圈12串联连接，形成了一种新型分体式平面电感器1，极大程度降低了该平面电感器1中电路板10的成本、制作成本和良率。

平面电感器1包括至少两个层叠设置的电路板10及至少一个第一导电元件20，每个电路板10均包括一组电感线圈12，且每个电感线圈12均具有首端和尾端，第一导电元件20至少穿设于相邻两个电路板10中，且相邻或者间隔的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一第一导电元件20，以使所有电路板10中的电感线圈12串联连接。

以下结合图1-图11对平面电感器1的具体结构进行展开介绍，平面电感器1包括电路板10及第一导电元件20。

在电子电路领域中，电感器是非常重要的元件，电感器的功能可以但不仅限于是防止电磁波的干扰，屏蔽电磁辐射，过滤电流中的噪声等。电感器的应用范围广泛，例如电感器可以但不仅限于应用在电源供应器、监视器、交换机、扫描仪、电话机和调制解调器等设备中。

如图1所示，电路板10作为集成电子元器件和线路于一体的部件，关于电路板10的具体结构将在下文进行展开介绍。

电路板10的数量为至少两个，且所有电路板10层叠设置。

每个电路板10均包括一组电感线圈12，且每个电感线圈12均具有首端和尾端。可以理解的是，电感线圈12由多匝(两匝及两匝以上)类“圆环形”绕组按照相同的连接方向(如顺时针或逆时针)串联连接而成，故位于电感线圈12最外侧的两匝绕组中未与其相邻绕组连接的端部即为该电感线圈12的首端和尾端。

第一导电元件20作为实现各电路板10的电感线圈12之间的电性导通的部件，关于第一导电元件20的具体结构将在下文进行展开介绍。

第一导电元件20至少穿设于相邻的两个电路板10中，例如，第一导电元件20可以只穿设于相邻的两个电路板10中，也可以穿设于相邻的三个电路板10中，还可以穿设于所有电路板10中。

相邻或者间隔的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一第一导电元件20，以使所有电路板10中的电感线圈12串联连接。也就是说，每个电路板10中的电感线圈12的首端和尾端中的至少一个，与相邻或者间隔的任一电路板10中的电感线圈12的首端和尾端中的另一个，经由第一导电元件20连接，从而使所有电路板10中的电感线圈12串联连接。

基于本申请实施例中的平面电感器1，通过设计多个层叠设置的电路板10，且相邻或者间隔的两个电路板10中的电感线圈12通过第一导电元件20电性连通，从而实现所有电路板10中的电感线圈12的串联连接，相较于相关技术中设计一个高层数电路板10和一个高匝数电感线圈12的平面电感器1而言，将一个高层数电路板10优化成多个低层数电路板10的串联连接，以及将一个高匝数电感线圈12优化成多个低匝数电感线圈12的串联连接，形成了一种新型分体式平面电感器1，并且极大程度降低了电感器中电路板10的成本、制作成本和良率。

如图1所示，考虑到一个平面电感器1中的电路板10的数量为多个，且每个电路板10中均设置有一组电感线圈12，而每个电感线圈12又均具有首端和尾端，故只要每个电路板10的电感线圈12的首端和尾端与其他任意一个电路板10中的电感线圈12的首端和尾端之间所设计的连接方式合理，那么通过第一导电元件20来实现多个电路板10中的多个电感线圈12的串联连接的连接方式就有很多种，且该连接方式的具体数量多少取决于电路板10的数量以及第一导电元件20的数量。为降低多个电路板10中的多个电感线圈12之间实现串联连接的难度，故进一步设计，第一导电元件20的数量至少相较所有电路板10的数量多一个，每个电路板10的电感线圈12的首端和尾端分别与相邻的两个第一导电元件20连接，且相邻的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一第一导电元件20。

进一步地，为降低第一导电元件20电性连通相邻的两个电路板10中的两个电感线圈12的首端和尾端的难度，故进一步设计，所有第一导电元件20沿电路板10的一侧边等间隔设置。

如图2-图4所示，以下以电路板10的数量为三个，第一导电元件20的数量为四个为例进行说明。

电路板10的数量为三个，也即第一电路板10a、第二电路板10b和第三电路板10c。第一导电元件20的数量为四个，每个电路板10上均设置有供四个第一导电元件20一一对应穿设的四个导电通孔13，也即第一导电通孔13a、第二导电通孔131b、第三导电通孔131c和第四导电通孔131d，四个导电通孔13均靠近电路板10的同一侧边设置，且任意相邻的两个导电通孔13的中心点之间的连线的距离相等。

位于第一电路板10a上的电感线圈12的首端牵引至第一电路板10a的第一导电通孔13a的孔壁上，位于第一电路板10a上的电感线圈12的尾端牵引至第一电路板10a的第二导电通孔131b的孔壁上。

位于第二电路板10b上的电感线圈12的首端牵引至第二电路板10b的第二导电通孔131b的孔壁上，位于第二电路板10b上的电感线圈12的尾端牵引至第二电路板10b的第三导电通孔131c的孔壁上。

位于第三电路板10c上的电感线圈12的首端牵引至第三电路板10c的第三导电通孔131c的孔壁上，位于第三电路板10c上的电感线圈12的尾端牵引至第三电路板10c的第四导电通孔131d的孔壁上。

四个第一导电元件20一一对应穿设于四个导电通孔13中，其中，穿设于第二导电通孔131b中的第一导电元件20用于实现第一电路板10a的电感线圈12的尾端与第二电路板10b的电感线圈12的首端之间的电性连通，穿设于第三导电通孔131c中的第一导电元件20用于实现第二电路板10b的电感线圈12的尾端与第三电路板10c的电感线圈12的首端之间电性连通，从而实现三个电路板10中的三个电感线圈12之间的串联连接。

当然，为降低多个电路板10中的多个电感线圈12之间实现串联连接的难度，还可以设计，对于相邻的两个电路板10，第一导电元件20的数量为两个，每个电路板10的电感线圈12的首端和尾端均分别与两个第一导电元件20连接，且相邻的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一第一导电元件20。

以下以电路板10的数量为三个，对于相邻的两个电路板10，第一导电元件20的数量为两个为例进行说明。

电路板10的数量为三个，也即第一电路板10a、第二电路板10b和第三电路板10c。对于所有电路板10而言，第一导电元件20的数量为四个，每个电路板10上均设置有供两个第一导电元件20一一对应穿设的两个导电通孔13，也即第一导电通孔13a和第二导电通孔131b，两个导电通孔13均靠近电路板10的同一侧边设置，且位于不同电路板10上的两个导电通孔13的中心点之间的连线的距离相等，不同电路板10上的两个导电通孔13相对该电路板10的位置不相同。

位于第一电路板10a上的电感线圈12的首端牵引至第一电路板10a的第一导电通孔13a的孔壁上，位于第一电路板10a上的电感线圈12的尾端牵引至第一电路板10a的第二导电通孔131b的孔壁上。

位于第二电路板10b上的电感线圈12的首端牵引至第二电路板10b的第一导电通孔13a的孔壁上，位于第二电路板10b上的电感线圈12的尾端牵引至第二电路板10b的第二导电通孔131b的孔壁上。

位于第三电路板10c上的电感线圈12的首端牵引至第三电路板10c的第一导电通孔13a的孔壁上，位于第三电路板10c上的电感线圈12的尾端牵引至第三电路板10c的第二导电通孔131b的孔壁上。

其中，第一个第一导电元件20穿设于第一电路板10a的第一导电通孔13a中，第二个第一导电元件20依次穿设第一电路板10a的第二导电通孔131b和第二电路板10b的第一导电通孔13a，用于实现第一电路板10a的电感线圈12的尾端与第二电路板10b的电感线圈12的首端之间的电性连通，第三个第一导电元件20依次穿设第二电路板10b的第二导电通孔131b和第三电路板10c的第一导电通孔13a，用于实现第二电路板10b的电感线圈12的尾端与第三电路板10c的电感线圈12的首端之间电性连通，第四个第一导电元件20穿设于第三电路板10c的第二导电通孔131b中，从而实现三个电路板10中的三个电感线圈12之间的串联连接。

考虑到第一导电元件20作为实现相邻或者间隔的两个电路板10的电感线圈12的首端和尾端之间的电性连通，第一导电元件20的具体表现形式可以但不仅限于以下几种可实施方式。

如图1所示，在第一种实施例中，第一导电元件20包括导电针体21，导电针体21穿设于所有电路板10，且导电针体21的两端分别延伸至最外侧的两个电路板10外。该设计中，相邻或者间隔的两个电路板10中的两个电感线圈12的首端和尾端之间通过导电针体21电性连通，能够有效降低相邻或者间隔的两个电路板10中的两个电感线圈12之间电性连通的难度。

如图5所示，在第二种实施例中，第一导电元件20包括导电焊盘22和焊接材料(图中未示出)，每个电路板10均设置有至少两个导电焊盘22，焊接材料连接相邻的两个电路板10的导电焊盘22，使得相邻的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一焊接材料。其中，焊接材料可以但不仅限于是焊锡、异方性导电胶等。该设计中，相邻的两个电路板10中的两个电感线圈12的首端和尾端通过设置在导电焊盘22上的焊接材料来实现两者之间的电性连通，能够有效降低相邻的两个电路板10中的两个电感线圈12之间电性连通的难度。

在第三种实施例中，每个电路板10均设有与第一导电元件20数量相等的导电通孔13，第一导电元件20包括焊接材料，焊接材料填充导电通孔13的至少部分，使得相邻的两个电路板10的两个电感线圈12中，其一电感线圈12的首端与另一电感线圈12的尾端连接至同一焊接材料。其中，焊接材料可以但不仅限于是焊锡、异方性导电胶等。该设计中，相邻的两个电路板10中的两个电感线圈12的首端和尾端通过填充于导电通孔13内的焊接材料来实现两者之间的电性连通，能够有效降低相邻的两个电路板10中的两个电感线圈12之间电性连通的难度。

考虑到一个平面电感器1中的多个电路板10中的多个电感线圈12之间串联连接，每个电路板10中的电感线圈12包括多匝绕组，为使该平面电感器1具有更高的兼容性，故进一步设计，任意相邻或者间隔的两个电路板10中的两个电感线圈12，其一电感线圈12的首端和尾端中的一个可作为第一外接引线端，另一个电感线圈12的首端和尾端中的另一个可作为第二外接引线端，且第一外接引线端和第二外接引线端均用于与外接部件连接。其中，外接部件可以但不仅限于是外接线路板。该设计中，通过将任意相邻或间隔的两个电路板10中的两个电感线圈12中的一个首端和一个尾端分别作为第一外接引线端和第二外接引线端，使第一外接引线端和第二外接引线端实现串联引出方式，电感线圈12的绕组匝数翻倍，从而使得该平面电感器1具有更高的兼容性。

可以理解的是，当将最外层的两个电路板10的电感线圈12的一个首端和一个尾端分别作为第一外接引线端和第二外接引线端时，此时所有电路板10的电感线圈12均与外接部件串联连接。当将相邻的两个电路板10的电感线圈12的一个首端和一个尾端分别作为第一外接引线端和第二外接引线端时，此时该相邻的两个电路板10的两个电感线圈12与外接部件串联连接。当将同一电路板10的电感线圈12的一个首端和一个尾端分别作为第一外接引线端和第二外接引线端时，此时只有该电路板10的电感线圈12与外接部件串联连接。也就是说，第一外接引线端和第二外接引线端实现串联引出方式，电感线圈12的绕组匝数翻倍，故具有更高的兼容性。

如图5-图10所示，考虑到同一电路板10包含多层层结构，针对不同类型的电感器，电路板10的各层结构之间加工工艺也不尽相同，例如，一种叠片式电感器，电路板10包括多层介质层11和电感线圈12，介质层11为陶瓷(铁氧体)，电感线圈12是通过印刷工艺形成于各介质层11内，然后各介质层11之间是通过高温烧结的方式组装在一起。针对本申请实施例中的平面电感器1，故设计，每个电路板10均包括多层层叠设置的介质层11，且每层介质层11埋设电感线圈12的至少一匝绕组段。其中，介质层11是高分子材料，电感线圈12是在覆铜板上通过黄光工艺(曝光-显影-蚀刻)形成于介质层11内，然后各介质层11之间是通过压合流胶的方式组装在一起。该设计中，通过在同一电路板10的每层介质层11中均只埋设一匝绕组段，使得同一电路板10中的电感线圈12的每匝绕组段的线宽和线长均位于介质层11的内圈，一致性好；通过在同一电路板10的每层介质层11中均埋设多匝(两匝及两匝以上)绕组段，使得平面电感器1的适用性更广。

可以理解的是，同一电路板10的电感线圈12包括多匝串联连接的绕组段，为降低位于同一电路板10的不同介质层11中的各绕组段之间串联连接的难度，故进一步设计，每个电路板10还包括第二导电元件14，多层介质层11的数量相较第二导电元件14的数量多一层，且相邻的两个绕组段之间经由第二导电元件14首尾连接，使得同一电感线圈12中位于不同介质层11上的所有绕组段串联连接。其中，第二导电元件14可以但不仅限于是金属导电通孔13。

如图5-图10所示，以下以每个电路板10包括六层介质层11，每个电感线圈12包括六匝绕组段，每个电路板10包括五个第二导电元件14为例进行说明。

六层介质层11包括第一介质层11a、第二介质层11b、第三介质层11c、第四介质层11d、第五介质层11e和第六介质层11f。

六匝绕组段包括第一绕组段122a、第二绕组段122b、第三绕组段122c、第四绕组段122d、第五绕组段122e和第六绕组段122f。

五个第二导电元件14包括一号第二导电元件14a、二号第二导电元件14b、三号第二导电元件14c、四号第二导电元件14d和五号第二导电元件14e。

每匝绕组段沿介质层11的周向围设形成类似“环形”结构，且每匝绕组段均具有首端和尾端。

第一绕组段122a埋设于第一介质层11a中，且第一绕组段122a的尾端牵引至一号第二导电元件14a，第二绕组段122b埋设于第二介质层11b中，且第二绕阻段的首端牵引至一号第二导电元件14a，以实现第一绕组段122a和第二绕组段122b经由一号第二导电元件14a连接。

第二绕组段122b的尾端牵引至二号第二导电元件14b，第三绕组段122c埋设于第三介质层11c中，且第三绕阻段的首端牵引至二号第二导电元件14b，以实现第二绕组段122b和第三绕组段122c经由二号第二导电元件14b连接。

第三绕组段122c的尾端牵引至三号第二导电元件14c，第四绕组段122d埋设于第四介质层11d中，且第四绕阻段的首端牵引至三号第二导电元件14c，以实现第三绕组段122c和第四绕组段122d经由三号第二导电元件14c连接。

第四绕组段122d的尾端牵引至四号第二导电元件14d，第五绕组段122e埋设于第五介质层11e中，且第五绕阻段的首端牵引至四号第二导电元件14d，以实现第四绕组段122d和第五绕组段122e经由四号第二导电元件14d连接。

第五绕组段122e的尾端牵引至五号第二导电元件14e，第六绕组段122f埋设于第六介质层11f中，且第六绕阻段的首端牵引至五号第二导电元件14e，以实现第五绕组段122e和第六绕组段122f经由五号第二导电元件14e连接。

如图1所示，在一些实施例中，平面电感器1还包括磁芯30，磁芯30具有容置空间33，至少两个电路板10的至少部分均位于容置空间33内且与磁芯30连接。具体地。磁芯30包括第一磁芯31和第二磁芯32，第一磁芯31和第二磁芯32围设形成上述容置空间33，所有电路板10一部分位于容置空间33内一部分位于容置空间33外，电路板10与第一磁芯31以及第二磁芯32之间通过胶水粘接固定。该设计中，通过将至少两个电路板10的至少部分设置在磁芯30内，该平面电感器1能够有效防止电磁波的干扰，屏蔽电磁辐射，过滤电流中的噪声。

本申请的第二方面提出了一种电子设备，该电子设备包括壳体及上述的平面电感器1，平面电感器1安装于壳体。其中，电子设备可以但不仅限于是服务器电源、二次电源、手机充电器、平板充电器、TV电源板卡等。该设计中，具有上述平面电感器1的电子设备，能够降低该电子设备的成本、制作成本和良率。

本实施例的附图中相同或相似的标号对应相同或相似的部件；在本申请的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种平面电感器，其特征在于，包括：

至少两个层叠设置的电路板，每个所述电路板均包括一组电感线圈，且每个所述电感线圈均具有首端和尾端；

至少一第一导电元件，至少穿设于相邻的两个所述电路板中，且相邻或者间隔的两个所述电路板的两个所述电感线圈中，其一所述电感线圈的首端与另一所述电感线圈的尾端连接至同一所述第一导电元件，以使所有所述电路板中的所述电感线圈串联连接。

2.如权利要求1所述的平面电感器，其特征在于，

所述第一导电元件的数量至少相较所有所述电路板的数量多一个；

每个所述电路板的所述电感线圈的首端和尾端分别与相邻的两个

所述第一导电元件连接，且相邻的两个所述电路板的两个电感线圈中，其一所述电感线圈的首端与另一所述电感线圈的尾端连接至同一所述第一导电元件。

3.如权利要求1所述的平面电感器，其特征在于，

对于相邻的两个所述电路板，所述第一导电元件的数量为两个；

每个所述电路板的所述电感线圈的首端和尾端均分别与两个所述第一导电元件连接，且相邻的两个所述电路板的两个电感线圈中，其一所述电感线圈的首端与另一所述电感线圈的尾端连接至同一所述第一导电元件。

4.如权利要求1所述的平面电感器，其特征在于，

所述第一导电元件包括导电针体，所述导电针体穿设于所有所述电路板，且所述导电针体的两端分别延伸至最外侧的两个所述电路板外。

5.如权利要求1所述的平面电感器，其特征在于，所述第一导电元件包括：

导电焊盘，每个所述电路板均设置有至少两个所述导电焊盘；

焊接材料，所述焊接材料连接相邻的两个所述电路板的所述导电焊盘，使得相邻的两个所述电路板的两个所述电感线圈中，其一所述电感线圈的首端与另一所述电感线圈的尾端连接至同一所述焊接材料。

6.如权利要求1所述的平面电感器，其特征在于，每个所述电路板均设有与所述第一导电元件数量相等的导电通孔，所述第一导电元件包括：

焊接材料，所述焊接材料填充所述导电通孔的至少部分，使得相邻的两个所述电路板的两个所述电感线圈中，其一所述电感线圈的首端与另一所述电感线圈的尾端连接至同一所述焊接材料。

7.如权利要求1所述的平面电感器，其特征在于，

任意相邻或者间隔的两个所述电路板中的两个电感线圈，其一所述电感线圈的首端和尾端中的一个可作为第一外接引线端，另一所述电感线圈的首端和尾端中的另一个可作为第二外接引线端，且所述第一外接引线端和所述第二外接引线端均用于与外接部件连接。

8.如权利要求1所述的平面电感器，其特征在于，

每个所述电路板均包括多层层叠设置的介质层，且每层所述介质层埋设所述电感线圈的至少一匝绕组段。

9.如权利要求8所述的平面电感器，其特征在于，

每个所述电路板还包括第二导电元件，所述多层介质层的数量相较所述第二导电元件的数量多一层，且相邻的两个所述绕组段之间经由所述第二导电元件首尾连接，使得同一所述电感线圈中位于不同所述介质层上的所有所述绕组段串联连接。

10.如权利要求1-9中任一项所述的平面电感器，其特征在于，

所述平面电感器还包括磁芯，所述磁芯具有容置空间，至少两个所述电路板的至少部分均位于所述容置空间内且与所述磁芯连接。

11.一种电子设备，其特征在于，包括：

壳体；及

如权利要求1-10中任一项所述的平面电感器，所述平面电感器安装于所述壳体。

Images