CN218069855U - 光传感器以及像素电路 - Google Patents

Abstract

本公开的实施例涉及光传感器以及像素电路。一种光传感器，包括多个像素电路，每个像素电路包括：多个第一光电二极管，每个第一光电二极管包括节点；以及第一放大器，第一放大器包括第一部分和多个第二部分，其中第一部分对于第一光电二极管中的每个第一光电二极管是共用的，并且包括：输出端子，该输出端子是第一放大器的输出端子，以及第一放大器的差分对的第一金属氧化物半导体MOS晶体管。利用本公开的实施例有利地减小了光电二极管与差分对的对应的第一晶体管之间的布线电容。

Description

光传感器以及像素电路

技术领域

本公开整体涉及电子电路，并且更具体地讲，涉及光传感器。

背景技术

已知的光传感器(例如，环境光传感器(ALS))包括布置在具有像素电路行和像素电路列的像素电路矩阵中的多个像素电路。

在这些已知的光传感器中，其中每个像素电路包括多个光电二极管的光传感器是已知的。在此类光传感器中，每个像素电路的读出电路通常设置在与像素电路相关联的行或列的端部。这导致用于将像素电路耦接到其读出电路的长导线，并且因此导致读出电路的输入上的布线电容。随着像素电路的光电二极管的电容趋于减少，在像素电路的读出阶段期间的布线电容的影响成为问题。

例如，这是当像素电路的光电二极管是岛型时(即，当像素电路包括岛状光电二极管时)的情况。实际上，岛状光电二极管的本征电容例如比常规光电二极管(例如，钉扎光电二极管)的本征电容低至少十倍。例如，在美国专利6,998,659以及美国专利申请10418402和 10922590中描述了岛状光电二极管。

需要克服例如已知环境光传感器中的已知光传感器的所有或一些缺点。

实用新型内容

本公开的目的是提供一种光传感器以及一种像素电路，以至少部分地解决现有技术中存在的上述问题。

本公开的一方面提供了一种光传感器，包括多个像素电路，每个像素电路包括：多个第一光电二极管，每个第一光电二极管包括节点；以及第一放大器，所述第一放大器包括第一部分和多个第二部分，其中所述第一部分对于所述第一光电二极管中的每个第一光电二极管是共用的，并且包括：输出端子，该输出端子是所述第一放大器的输出端子，以及所述第一放大器的差分对的第一金属氧化物半导体MOS 晶体管，以及其中每个第二部分包括：所述差分对的第二金属氧化物半导体MOS晶体管，所述第二MOS晶体管具有耦接到对应的所述第一光电二极管的相应节点的栅极端子，第一开关，所述第一开关将所述第二MOS晶体管的源极端子耦接到所述第一放大器的所述第一部分，以及第二开关，所述第二开关将所述第二MOS晶体管的漏极端子耦接到所述第一放大器的所述第一部分。

根据一个或多个实施例，其中每个像素电路还包括：反馈回路电路，所述反馈回路电路具有连接到对应的所述第一光电二极管的节点的第一端部；以及第三开关，所述第三开关将所述反馈回路电路的第二端部耦接到所述第一放大器的输出端子。

根据一个或多个实施例，其中每个第二部分包括所述第三开关。

根据一个或多个实施例，其中所述第一部分包括第四开关，所述第四开关具有耦接到所述第一放大器的输出端子的第一端子和耦接到所述第三开关的第二端子。

根据一个或多个实施例，其中所述第一部分包括：所述差分对的中间节点，所述中间节点耦接到所述第一MOS晶体管的源极端子，其中每个第二部分的所述第一开关布置在所述第二MOS晶体管的源极端子与所述中间节点之间；第一输入节点，所述第一输入节点耦接到所述第一MOS晶体管的栅极端子；以及所述差分对的负载级，所述负载级耦接到所述第一MOS晶体管的漏极端子，其中每个第二部分的所述第二开关布置在所述负载级与所述第二MOS晶体管的漏极端子之间。

根据一个或多个实施例，其中所述第一部分包括：第四开关，所述第四开关布置在所述第一MOS晶体管的源极端子与所述中间节点之间；以及第五开关，所述第五开关布置在所述第一MOS晶体管的漏极端子与所述负载级之间，所述第四开关和所述第五开关处于闭合位置。

根据一个或多个实施例，其中每个第一光电二极管仅属于若干组中的一个组，每个组包括至少一个光电二极管，其中每个像素电路包括控制电路，所述控制电路被配置为：选择性地选择所述若干组中的每个组；闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第三开关；断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；以及断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第三开关。

根据一个或多个实施例，其中每个反馈回路电路包括电容元件和开关，其中所述反馈回路电路的所述电容元件和所述开关以并联配置布置在所述反馈回路电路的所述第一端部与所述反馈回路电路的所述第二端部之间。

根据一个或多个实施例，其中所述第二MOS晶体管被完全设置在与对应的所述第一光电二极管相距小于50μm处。

根据一个或多个实施例，其中每个像素电路还包括：多个第二光电二极管，每个第二光电二极管包括第二节点；以及第二放大器，所述第二放大器包括第一部分和多个第二部分，其中所述第二放大器的所述第一部分对于所述第二光电二极管中的每个第二光电二极管是共用的，并且包括：输出端子，该输出端子是所述第二放大器的输出端子，以及所述第二放大器的第二差分对的第一金属氧化物半导体 MOS晶体管，以及其中所述第二放大器的每个第二部分包括：所述第二差分对的第二金属氧化物半导体MOS晶体管，所述第二MOS晶体管具有耦接到对应的所述第二光电二极管的相应节点的栅极端子，第一开关，所述第一开关将所述第二MOS晶体管的源极端子耦接到所述第二放大器的所述第一部分，以及第二开关，所述第二开关将所述第二MOS晶体管的漏极端子耦接到所述第二放大器的所述第一部分。

根据一个或多个实施例，其中每个像素电路还包括：第二反馈回路电路，所述第二反馈回路电路具有连接到所述对应第二光电二极管的节点的第一端部；以及第三开关，所述第三开关将所述第二反馈回路电路的第二端部耦接到所述第二放大器的输出端子。

根据一个或多个实施例，其中所述第二放大器的每个第二部分包括所述第三开关。

根据一个或多个实施例，其中所述第二放大器的所述第一部分包括第四开关，所述第四开关具有：耦接到所述第二放大器的输出端子的第一端子、和耦接到所述第二放大器的所述第三开关的第二端子。

根据一个或多个实施例，其中所述第二放大器的所述第一部分包括：所述第二差分对的第二中间节点，所述第二中间节点耦接到所述第二差分对的所述第一MOS晶体管的源极端子，其中所述第二放大器的每个第二部分的所述第一开关布置在所述第二差分对的所述第二MOS晶体管的源极端子与所述第二中间节点之间；第一输入节点，所述第一输入节点耦接到所述第二差分对的所述第一MOS晶体管的栅极端子；以及所述第二差分对的第二负载级，所述第二负载级耦接到所述第二差分对的所述第一MOS晶体管的漏极端子，其中所述第二放大器的每个第二部分的所述第二开关布置在所述第二负载级与所述第二差分对的所述第二MOS晶体管的漏极端子之间。

根据一个或多个实施例，其中所述第二放大器的所述第一部分包括：第四开关，所述第四开关布置在所述第二差分对的所述第一MOS 晶体管的源极端子与所述第二中间节点之间；以及第五开关，所述第五开关布置在所述第二差分对的所述第一MOS晶体管的漏极端子与所述第二负载级之间，所述第二放大器的所述第一部分的所述第四开关和所述第二放大器的所述第一部分的所述第五开关处于闭合位置。

本公开的另一方面提供了一种像素电路，包括：多个第一光电二极管，每个第一光电二极管包括节点；第一放大器，所述第一放大器包括第一部分和多个第二部分，其中所述第一部分对于所述第一光电二极管中的每个第一光电二极管是共用的，并且包括：输出端子，所述输出端子是所述第一放大器的输出端子，以及所述第一放大器的差分对的第一金属氧化物半导体MOS晶体管，以及其中每个第二部分包括：所述差分对的第二金属氧化物半导体MOS晶体管，所述第二MOS晶体管具有耦接到对应的所述第一光电二极管的相应节点的栅极端子，第一开关，所述第一开关将所述第二MOS晶体管的源极端子耦接到所述第一放大器的所述第一部分，以及第二开关，所述第二开关将所述第二MOS晶体管的漏极端子耦接到所述第一放大器的所述第一部分；反馈回路电路，所述反馈回路电路具有连接到对应的所述第一光电二极管的所述节点的第一端部；以及第三开关，所述第三开关将所述反馈回路电路的第二端部耦接到所述第一放大器的所述输出端子。

根据一个或多个实施例，其中每个第一光电二极管仅属于若干组中的一个组，每个组包括至少一个光电二极管，其中每个像素电路包括控制电路，所述控制电路被配置为：选择性地选择所述若干组中的每组；闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第三开关；断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；以及断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第三开关。

利用本公开的实施例有利地减小了光电二极管与差分对的对应的第一晶体管之间的布线电容。

附图说明

为了更完整地理解本公开及其优点，现在参考结合附图进行的以下描述，其中：

图1是光传感器的示例性像素电路的图；

图2是示例性光传感器的示意图；

图3是示例性像素电路的图；

图4是示例性光传感器的示意图；以及

图5是示例性像素电路的图。

具体实施方式

在各种图中，相似的特征已由相似的附图标记指定。具体地，各个实施例中的共同的结构或功能特征可具有相同的附图标记，并且可设置相同的结构、尺寸和材料特性。

为了清楚起见，仅对用于理解本文描述的实施例的操作和元件进行了详细的图示和描述。具体地，没有描述可包括光传感器的通常的电子系统和应用，所描述的实施例和变型与这些通常的系统和应用兼容。

除非另有说明，否则当参考连接在一起的两个元件时，这表示没有任何除导体以外的中间元件的直接连接，并且当参考耦接在一起的两个元件时，这表示这两个元件可连接或它们可经由一个或多个其他元件耦接。

在以下公开中，除非另有说明，否则当提及绝对位置限定符(诸如术语“前”、“后”、“顶”、“地”、“左”、“右”等)或相对位置限定符 (诸如术语“上方”、“下方”、“较高”、“较低”等)或取向限定符(诸如“水平”、“竖直”等)时，参考图中所示的取向。

除非另有说明，否则表述“约”、“大约”、“基本上”和“大概”表示在10％内且优选地在5％内。

在具有布置在像素电路行和像素电路列的矩阵中的多个像素电路的已知光传感器中，其中每个像素电路包括多个光电二极管，每个像素电路的读出电路通常包括放大器。例如，这是环境光传感器的情况，其中每个像素电路包括多个颜色通道，每个颜色通道具有像素电路的一个或多个光电二极管。优选地，不同颜色通道的光电二极管相对于彼此设置，使得不同颜色通道具有共同质心布局以减小传感器的空间灵敏度。在每个像素电路中，不同颜色通道的光电二极管相对于彼此设置成使得传感器对光的空间分布、光的颜色或传感器的取向 (即，入射光的角度)不敏感。

像素电路的读出电路的每个放大器具有连接到像素电路的一个或多个光电二极管的第一电极或端子的输入。每个放大器包括运算放大器，其具有连接到一个或多个光电二极管的第一电极的反相输入和非反相输入中的一者。每个放大器还包括反馈回路，该反馈回路连接在运算放大器的输出(即，读出电路的放大器的输出)和一个或多个光电二极管的第一电极之间。

运算放大器包括具有第一晶体管和第二晶体管的差分对。第一晶体管的栅极是运算放大器的第一输入。第二晶体管的栅极是运算放大器的第二输入。差分对与差分对的负载级和差分对的偏置电路一起形成例如运算放大器的输入级。运算放大器还包括增益级，该增益级将差分对耦接到运算放大器的输出。运算放大器的输出例如连接到模数转换器(ADC)。

为了减小将像素电路的光电二极管的第一电极连接到像素电路的读出电路的放大器的输入的导线的长度，即将该光电二极管的第一电极连接到放大器的差分对的两个晶体管中的第一个晶体管的栅极的导线的长度，本公开提出将差分对分开，使得第一晶体管例如设置成靠近一个或多个光电二极管的第一电极。相反，差分对的第二晶体管可以被设置成远离光电二极管。

本公开提出将放大器分成具有差分对的第二晶体管的第一部分和具有差分对的第一晶体管的第二部分。根据一个实施例，放大器的每个第一部分还包括一个放大器的反馈回路。除差分对的第二晶体管外，放大器的第一部分优选地包括差分对的负载级、差分对的偏置电路和放大器的增益级。

本公开提出为像素电路的多个光电二极管中的每一者提供放大器的一个第二部分，并且例如使用开关或多路复用器来选择性地将每个第二部分耦接到放大器的相同的第一部分。通过这样做，每个第二部分可以被布置成靠近与第二部分相关联的光电二极管，例如与光电二极管相距小于50μm。由于放大器的每个第二部分包括放大器的差分对中的一个第一晶体管，第一晶体管可以被设置成靠近与第二部分相关联的光电二极管，例如，与光电二极管相距小于50μm。因此，减小了光电二极管与差分对的对应的第一晶体管之间的布线电容。

图1示出了光传感器的像素电路1的实施例的示例。尽管在图1 中未示出，但传感器(例如，环境光传感器)包括多个像素电路1，其优选地布置在像素电路行和列的矩阵中。

像素电路1包括N个光电二极管PDi(例如，N个岛状光电二极管PDi)，N是大于或等于2的整数，并且i是具有从1到N的范围内的值的整数。在图1的实施例中，N等于2，并且像素电路1包括两个光电二极管PD1和PD2。

像素电路1的每个光电二极管PDi具有耦接到像素电路1的节点 IN1-2i的电极或端子。在实施例中，光电二极管PD1具有耦接(优选地连接)到像素电路1的节点IN1-21的端子(例如，阴极)，并且光电二极管PD2具有耦接(优选地连接)到像素电路1的节点IN1-22 的端子(例如，阴极)。节点IN1-i将与光电二极管PDi相关联。在实施例中，每个光电二极管PDi的另一端子(例如，阳极)耦接(优选地连接)到被配置为接收参考电势(例如，接地电势GND)的节点 100。

像素电路1还包括图1中未标记的放大器AMP1。放大器AMP1 例如是电容式跨阻放大器CTIA。放大器AMP1包括以下项或者更确切地说由其制成：第一部分AMP1-1，该第一部分对于像素电路1的所有光电二极管PDi是共用的；以及对于每个光电二极管PDi，与光电二极管PDi相关联的第二部分AMP1-2i。更精确地，在图1的示例中，放大器AMP1包括与光电二极管PD1相关联的第二部分AMP1-21，以及与光电二极管PD2相关联的第二部分AMP1-22。

在实施例中，放大器AMP1包括与像素电路1中的光电二极管PDi一样多的第二部分AMP1-2i，但只包括一个部分AMP1-1。因此，像素电路1包括N个第二部分AMP1-2i。

放大器AMP1的第一部分AMP1-1包括金属氧化物半导体MOS 晶体管T1。晶体管T1是放大器AMP1的差分对的两个晶体管中的一者。

放大器AMP1的部分AMP1-1还包括放大器AMP1的输出102。在实施例中，尽管在图1中未示出，输出102耦接(例如，连接)到模数转换器ADC的输入。放大器AMP1和ADC例如是像素电路1 的读出电路的一部分。

优选地，放大器的所有第二部分AMP1-2i在结构上彼此相同。然而，这些部分AMP1-2i中的一者的给定部件的值(例如电容值或尺寸值，例如沟道长度或宽度)可以不同于放大器AMP1的另一个第二部分AMP1-2i的相同部件的值。

在实施例中，放大器AMP1的每个第二部分AMP1-2i包括MOS 晶体管T2i(图1中的T21、T22)。放大器AMP1的每个第二部分 AMP1-2i的晶体管T2i是放大器AMP1的差分对的两个晶体管中的另一者。因此，晶体管T1和T2i具有P沟道(PMOS)和n沟道(NMOS) 类型中的相同类型。在图1的示例中，晶体管T1和T2i是NMOS晶体管，尽管在未示出的其他示例中，晶体管T1和T2i是PMOS晶体管。

在放大器AMP1的每个部分AMP1-2i中，晶体管T2i的栅极耦接 (优选地连接)到与和该第二部分相关联的光电二极管PDi相关联的节点IN1-2i。

另外，放大器AMP1的每个第二部分AMP1-2i包括开关IT1i(图 1中的IT11、IT12)和开关IT2i(图1中的IT21、IT22)。在放大器 AMP1的每个部分AMP1-2i中，开关IT1i和IT2i被配置为使得当该部分AMP1-2i的开关IT1i和IT2i闭合(或者，换句话说，处于接通状态)时，该部分AMP1-2i的晶体管T2i与晶体管T1形成放大器AMP1 的差分对。当该部分AMP1-2i的开关IT1i和IT2i断开(即，处于关断状态)时，晶体管T2i不与晶体管T1形成放大器AMP1的差分对。在实施例中，每个开关IT1i、IT2i通过至少一个MOS晶体管实现，例如使用互补金属氧化物半导体CMOS技术。

在每个部分AMP1-2i中，开关IT1i将晶体管T2i的源极耦接到放大器AMP1的第一部分AMP1-1。在实施例中，在每个部分AMP1-2i 中，开关IT1i被配置为选择性地将晶体管T2i的源极耦接到放大器AMP1的第一部分AMP1-1。因此，在每个部分AMP1-2i中，开关IT1i 连接在晶体管T2i的源极和放大器AMP1的部分AMP1-1之间。例如，在放大器AMP1的每个部分AMP1-2i中，开关IT1i的第一传导端子耦接(优选地连接)到放大器AMP1的部分AMP1-1，开关IT1i的第二端子耦接(优选地连接)到晶体管T2i的源极。

在每个部分AMP1-2i中，开关IT2i将晶体管T2i的漏极耦接到放大器AMP1的第一部分AMP1-1。在实施例中，在每个部分AMP1-2i 中，开关IT2i被配置为选择性地将晶体管T2i的漏极耦接到放大器 AMP1的第一部分AMP1-1。因此，在每个部分AMP1-2i中，开关IT2i 连接在晶体管T2i的漏极和放大器AMP1的部分AMP1-1之间。

在实施例中，在放大器AMP1的每个部分AMP1-2i中，开关IT2i 的第一传导端子耦接(优选地连接)到放大器AMP1的部分AMP1-1，开关IT2i的第二端子耦接(优选地连接)到晶体管T2i的漏极。

更确切地说，根据实施例，放大器AMP1的第一部分AMP1-1包括放大器AMP1的差分对的中间节点104和放大器AMP1的差分对的负载级LS。晶体管T1的源极耦接到节点104。晶体管T1的栅极耦接(优选地连接)到放大器AMP1的输入IN1-1。

在实施例中，输入或节点IN1-1被配置为接收接地电势GND。晶体管T1的漏极耦接(优选地连接)到负载级LS，例如，到负载级 LS的节点106。因此，放大器AMP1的每个第二部分AMP1-2i的开关IT1i连接在相应晶体管T2i的源极和中间节点104(即，晶体管T1 的源极)之间。另外，放大器AMP1的每个第二部分AMP1-2i的开关IT2i连接在对应晶体管T2i的漏极和负载级LS之间。

在实施例中，放大器AMP1的每个第二部分AMP1-2i的开关IT2i 连接在对应晶体管T2i的漏极和负载级LS的节点108之间。

在实施例中，放大器AMP1的差分对的负载级LS是有源负载级 LS。在这种情况下，负载级LS例如包括电流镜，该电流镜具有连接在节点106和被配置为接收第一DC电势的节点110之间的一个分支以及连接在节点108和110之间的一个分支。

在实施例中，负载级LS包括MOS晶体管T3，该MOS晶体管具有连接到节点110的源极和连接到节点108的漏极以及晶体管T3的栅极，负载级LS还具有MOS晶体管T4，该MOS晶体管具有连接到节点110的源极、连接到节点106的漏极和连接到晶体管T3的栅极。

在图1的示例中，其中晶体管T1和T2i是NMOS晶体管，晶体管T3和T4是例如PMOS晶体管，并且节点110被配置为接收电源电势Vdd。

在未示出的实施例中，负载级LS不同于以上作为示例描述的负载级。负载级LS的其他示例的具体实施在本领域技术人员的能力范围内。

在实施例中，放大器AMP1的差分对的中间节点104耦接到被配置为接收第二DC电势的节点112，节点110上的电势与节点112上的电势之间的差值对应于放大器AMP1的电源电压。在图1的示例中，其中晶体管T1和T2i是NMOS晶体管，节点112例如被配置为接收接地电势GND。

差分对的中间节点104通过被配置为偏置差分对的偏置电路B耦接到节点112。在图1的示例中，偏置电路B包括NMOS晶体管T5，该NMOS晶体管具有耦接(优选地连接)到节点112的源极、耦接 (优选地连接)到节点104的漏极和被配置为接收控制电势的栅极，尽管偏置电路具体实施的其他示例在本领域技术人员的能力范围内。

根据实施例，并且如图1所示，放大器AMP1的第一部分AMP1-1 还包括开关IT4和开关IT5。开关IT4连接在晶体管T1的源极和节点 104之间。开关IT5连接在晶体管T1的漏极和节点106之间。开关IT4和IT5被配置为保持闭合(即，虚设开关)。因此，当部分AMP1-2i 的开关IT1i和IT2i闭合时，这些开关对差分对的影响由虚设开关IT4 和IT5对差分对的影响补偿。

在未示出的另一个实施例中，放大器AMP1的部分AMP1-1不包括开关IT3和IT4。在此类实施例中，晶体管T1的源极优选地连接到节点104，晶体管T1的漏极优选地连接到节点106。

如图1所示，放大器AMP1，并且更确切地说，放大器AMP1的部分AMP1-1包括增益级G，其被配置为将放大器AMP1的差分对耦接到放大器AMP1的输出102。在负载级LS是具有电流镜的有源负载级的示例中，增益级G将节点106耦接到输出102。

作为示例，增益级G具有Miller类型。增益级包括晶体管T5，该晶体管具有耦接(优选地连接)到节点106的栅极、耦接(优选地连接)到输出102的漏极和耦接(优选地连接)到节点110的源极；以及米勒电容器Cm，该米勒电容器连接在晶体管T5的栅极和漏极之间。在该示例中，在节点110接收电势Vdd的情况下，晶体管T5是 PMOS晶体管。增益级G还包括晶体管T6，该晶体管具有被配置为接收控制电势的栅极、耦接(优选地连接)到节点112的源极和耦接 (优选地连接)到输出102的漏极。在该示例中，在节点112接收电势GND的情况下，晶体管T6是NMOS晶体管。

本领域技术人员能够将以上作为示例描述的增益级G替换为例如折叠共源共栅类型的另一个增益级G。

放大器AMP1的差分对T1、T2i、负载级LS、偏置电路B和负载级是放大器AMP1的运算放大器的部分。

根据实施例，另外于一个晶体管T2i，放大器AMP1的每个部分 AMP1-2i包括放大器AMP1的一个反馈回路FbLi(图1中的Fbl1、 FbL2)。

在放大器AMP1的每个第二部分AMP1-2i中，反馈回路FbLi具有连接到与和第二部分AMP1-2i相关联的光电二极管PDi相关联的节点IN1-2i的一个端部116。例如，部分AMP1-21的反馈回路FbL1 的端部116连接到节点IN1-21，部分AMP1-22的反馈回路FbL2的端部116连接到节点IN1-22。

根据一个实施例，对于每个反馈回路FbLi，放大器AMP1包括与反馈回路FbLi相关联的开关IT3i(图1中的IT31、IT32)。开关IT3i 将反馈回路FbLi的另一端部118耦接到放大器AMP1的输出102。

在实施例中，每个反馈回路FbLi与开关IT3i相关联，该开关被配置为选择性地将反馈回路FbLi的端部118耦接到放大器AMP1的输出102。因此，对于每个反馈回路FbLi，与反馈回路FbLi相关联的开关IT3i连接在反馈回路FbLi的端部118和放大器AMP1的输出 102之间。对于每个反馈回路FbLi，开关IT3i例如被配置为处于与第二部分AMP1-2i(其包括反馈回路FbLi)的开关IT1i和IT2i相同的状态(闭合或断开)。作为示例，每个开关IT3i通过至少一个MOS 晶体管实现，例如，使用CMOS技术。

根据一个实施例，如图1所示，对于每个反馈回路FbLi，开关IT3i 属于部分AMP1-2i，其包括反馈回路FbLi。例如，部分AMP1-21包括与反馈回路FbL1相关联的开关IT31，部分AMP1-22具有与反馈回路FbL2相关联的开关IT32。

根据一个实施例，对于每个反馈回路FbLi，并且除了与反馈回路 FbLi相关联的开关IT3i外，放大器AMP1还包括与反馈回路FbLi相关联的开关IT0i(图1中的IT01、IT02)。对于每个反馈回路FbLi，关于开关IT3i，开关IT0i将反馈回路FbLi的端部118耦接到放大器AMP1的输出102。所有开关都属于放大器AMP1的部分AMP1-1。因此，对于每个反馈回路FbLi，对应的开关IT3i和IT0i串联连接在反馈回路FbLi的端部118和放大器AMP1的输出102之间。对于每个反馈回路FbLi，与反馈回路FbLi相关联的开关IT0i例如被配置为处于与具有反馈回路FbLi的部分AMP2-2i的开关IT1i、IT2i相同的状态(闭合或断开)。

在实施例中，每个开关IT0i通过至少一个MOS晶体管实现，例如，使用CMOS技术。其中每个反馈回路FbLi是两个开关IT3i和IT0i 的该实施例的优点在于，当与给定反馈回路FbLi相关联的开关IT3i 和IT0i二者都断开时，将开关IT3i与开关IT0i连接的导线的电容与放大器AMP1断开连接。

在图1的示例中，部分AMP1-2i的每个开关IT3i连接在反馈回路FbLi的端部118和节点120i(图1中的1201、1202)之间，开关 IT0i连接在节点120i和放大器AMP1的输出102之间。

在一个实施例中，开关IT31(分别地IT32)连接在反馈回路FbL1 (分别地FbL2)的端部118和节点1201(分别地1202)之间，开关 IT01(分别地IT02)连接在节点1201(分别地1202)和放大器AMP1 的输出102之间。

尽管在图1中未示出，但根据备选实施例，每个反馈回路FbLi 仅与和反馈回路FbLi相关联的部分AMP1-2i的开关IT3i相关联。在实施例中，像素电路1不包括开关IT0i。

尽管在图1中未示出，根据另一备选实施例，每个反馈回路FbLi 仅与放大器的部分AMP1-1的开关IT0i相关联，开关IT0i连接在对应反馈回路FbLi的端部118和放大器AMP1的输出102之间。在实施例中，像素电路1不包括开关IT3i。

在实施例中，每个反馈回路FbLi包括并联连接在反馈回路FbLi 的端部116和118之间的开关IT6和电容元件Cfb。

根据一个实施例，像素电路1包括控制电路CTRL，其被配置为控制开关IT1i、IT2i和IT3i或IT0i，并且例如保持开关IT4和IT5闭合。电路CTRL例如被进一步配置为控制开关IT6。

根据一个实施例，每个光电二极管PDi属于至少一个光电二极管 PDi的多组之中的仅一组光电二极管PDi。优选地，给定组的每个光电二极管PDi是像素电路1的对应给定颜色通道的光电二极管。因此，像素电路1具有多个不同的颜色通道。

在实施例中，颜色通道的(一个或多个)光电二极管PDi被配置为接收具有在波长范围内的波长的光，并且另一个颜色通道的(一个或多个)光电二极管PDi被配置为接收具有在另一个波长范围内的波长的光。电路CTRL例如被配置为依次选择(一个或多个)光电二极管中的每组光电二极管PDi，并且对于每个选择组，闭合与选择组的每个光电二极管PDi相关联的部分AMP1-2i的开关IT1i和IT2i，同时断开(一个或多个)其他部分AMP1-2i的开关IT1i和IT2i，即每个部分AMP1-2i的与(一个或多个)光电二极管中的未选择的一组光电二极管PDi中的光电二极管PDi相关联的开关IT1i和IT2i。

在一个实施例中，其中N等于2，光电二极管PD1属于像素电路 1的第一颜色通道，并且光电二极管PD2属于像素电路1的第二颜色通道。

在实施例中，光电二极管PD1被配置为接收具有在第一波长范围内的波长的光，光电二极管PD2被配置为接收具有在第二波长范围内的波长的光，第一波长范围和第二波长范围彼此不同。在该示例中，当选择第一颜色通道时，电路CTRL被配置为闭合开关IT11、IT21、 IT31和IT01，同时断开开关IT12、IT22、IT32和IT02，并且当选择第二颜色通道时，电路CTRL被配置为闭合开关IT12，IT22、IT32 和IT02，同时断开开关IT11、IT21、IT31和IT01。

该实施例的优点在于，放大器AMP1的部分AMP1-1，以及优选地连接到放大器AMP1的输出102的模数转换器在像素电路1的不同颜色通道之间共享。这允许增加颜色通道之间的匹配以减小颜色通道之间的失配。

根据另一个实施例，所有光电二极管PDi属于相同颜色通道，像素电路例如具有至少一个未在图1中示出的其他光电二极管，该光电二极管属于另一颜色通道并且耦接到其自身的读出电路。例如，电路 CTRL被配置为同时闭合所有开关IT1i、IT2i、IT3i和IT0i。

考虑了以下情况：像素电路1(并且更确切地说，其控制电路CTRL) 被配置为使得与M个光电二极管PDi(M为大于或等于2的整数) 相关联的开关IT1i、IT2i、IT3i和IT0i同时闭合，同时与其他光电二极管PDi相关联的开关IT1i、IT2i、IT3i和IT0i被断开。优选地，在此类情况下，选择与M个光电二极管PDi相关联的M个晶体管T2i 的尺寸，使得相当于这M个晶体管T2i的并联连接的晶体管具有与晶体管T1相同的尺寸。

图2以非常示意性的方式并且以框的形式示出了具有图1的像素电路1的光传感器2的实施例。例如，传感器2(例如，环境光传感器)包括布置在行200和列202中的像素电路1的矩阵，在图1上仅部分地表示三行200和三列202，并且在图1上仅表示一个完整像素电路1。

如仅针对图2中间的像素电路1所示，放大器AMP1的每个第二部分AMP1-21、AMP1-22(图2中未引用)被设置成靠近与第二部分相关联的光电二极管PD1、PD2。另外，放大器AMP1的第一部分 AMP1-1设置成远离像素电路1的光电二极管PD1和PD2，例如，在具有像素电路的列202的底部上。

根据一个实施例，每个部分AMP1-2i被设置成(优选地完全设置成)靠近光电二极管PDi。该部分AMP1-2i与例如和该部分AMP1-2i 相关联的小于50μm的光电二极管PDi相关联。

根据一个实施例，每个部分晶体管T2i被设置成靠近(优选地小于50μm)耦接(优选地连接)到晶体管T2i的光电二极管PDi。

在一个实施例中，放大器AMP1的输出102耦接(例如，连接到) 到模数转换器204的输入。

图3示出了像素电路1的另一个示例。在图3的实施例的示例中， N等于4。因此，与图1的像素电路1相比，图3的像素电路还包括节点IN1-23和节点IN1-24、光电二极管PD3和光电二极管PD4(光电二极管PD3(分别为PD4)的第一电极(在该示例中是阴极)耦接 (优选地连接)到节点IN1-23(分别为IN1-24))、放大器AMP1的第二部分AMP1-23(第二部分AMP1-23与光电二极管PD3相关联并且具有晶体管T23)、反馈回路FbL3以及开关IT13、IT23和IT33、放大器AMP1的第二部分AMP1-24(第二部分AMP1-24与光电二极管PD4相关联并且具有晶体管T24)、反馈回路FbL4以及开关IT14、 IT24和IT34。

另外，在图3的示例中，像素电路1不包括开关IT0i，并且节点 120i与放大器AMP1的输出102合并(未在图3中引用)。然而，本领域技术人员能够使图3的像素电路1适应于像素电路1还包括开关 IT0i的情况，或者适应于图3的像素电路1不包括开关IT3i而是包括开关IT0i的情况。

另外，在图3的示例中，部分AMP1-1不包括开关IT4和IT5，尽管本领域技术人员能够基于与图1相关进行的像素电路1的功能和结构描述来添加这些开关。

另外，为了不使图3负载更多，反馈回路FbLi、负载级LS、偏置电路B和增益级G以框的形式表示。

在第一示例中，每个光电二极管PDi属于像素电路1的不同颜色通道。因此，像素电路1包括四个不同的颜色通道。

在第二示例中，像素电路1包括两个不同的颜色通道，每个颜色通道具有两个光电二极管PDi。例如，第一颜色通道包括光电二极管 PD1和PD2，并且第二颜色通道包括光电二极管PD3和PD4。

在第三示例中，像素电路1包括仅具有一个光电二极管PDi(例如，光电二极管PD1)的第一颜色通道，以及具有其他光电二极管 PDi(例如，光电二极管PD2、PD3和PD4)的第二颜色通道。

在第四示例中，像素电路1包括具有一个光电二极管PDi(例如，光电二极管PD1)的第一颜色通道、具有一个光电二极管PDi(例如，光电二极管PD2)的第二颜色通道，以及具有其他光电二极管PDi(例如，光电二极管PD3和PD4)的第三颜色通道。

在第五实施例中，像素电路1包括具有光电二极管PDi中的每一者的四个颜色通道。

至少两组或颜色通道中的光电二极管PDi的重新划分的其他示例在本领域技术人员的能力内。

如在图1中，图2的像素电路1的优点是放大器AMP1的部分 AMP1-1由像素电路1的所有光电二极管PDi共享，并且每个部分 AMP1-2i或至少每个晶体管T2i可以被设置成靠近相关的光电二极管PDi，而部分AMP1-1可以被布置成远离光电二极管PDi。

图4以非常示意性的方式并且以框的形式示出了具有图3的像素电路1的光传感器4的实施例。

在一个实施例中，传感器4(例如，环境光传感器)包括布置在行和列中的像素电路1的矩阵，尽管在图4中仅表示一个像素电路1。

如图4所示，放大器AMP1(图4中未引用)的每个第二部分 AMP1-2i被设置成靠近与第二部分AMP1-2i相关联的光电二极管PDi。另外，放大器AMP1的第一部分AMP1-1可设置成远离像素电路1的光电二极管PDi，例如，在具有像素电路1的列的底部上。

根据一个实施例，每个部分AMP1-2i被设置成(优选地完全设置成)靠近光电二极管PDi。该部分AMP1-2i与例如和该部分AMP1-2i 相关联的小于50μm的光电二极管PDi相关联。

根据一个实施例，每个晶体管T2i(图3)被设置成靠近耦接(优选地连接)到晶体管T2i的光电二极管PDi(优选地小于50μm)。

作为示例，放大器AMP1的输出102耦接(例如，连接到)到模数转换器204的输入。

在上述实施例和变型中，本领域技术人员能够改变N的值，使得像素电路1包括仅一个具有所有N个光电二极管PDi的颜色通道，或者至少两个不同的颜色通道，每个颜色通道具有一个或多个光电二极管PDi，并且光电二极管PDi的数目与另一个颜色通道的光电二极管 PDi的数目相等或不同。

本领域技术人员能够布置像素电路1的不同颜色通道的光电二极管PDi，使得像素电路1具有共同质心布局。

图5示出了光传感器的像素电路5的另一实施例。尽管在图5中未示出，但传感器(例如，环境光传感器)包括多个像素电路5，其优选地布置在像素电路行和像素电路列的矩阵中。

像素电路5包括与结合图1至图4描述的像素电路1共同的许多元件，并且在此将仅强调像素电路5和像素电路1之间的差异。具体地，如像素电路1，像素电路5包括N个光电二极管PDi、放大器AMP1 (图5中未标记)(并且因此，放大器AMP1的部分AMP1-1)、各自与对应光电二极管PDi相关联的N个节点IN1-2i、各自与对应光电二极管PDi相关联并且优选地与控制电路CTRL相关联的放大器AMP1 的N个部分AMP1-2i。

在图5的示例中，N等于2，尽管将在本领域技术人员能够增加 N的值。因此，像素电路5包括光电二极管PD1和PD2、节点IN1-21 和IN1-22以及部分AMP1-21和AMP1-22。

另外，在图5的示例中，放大器AMP1的部分AMP1-1不包括开关IT0i，并且节点120i与放大器AMP1的输出102合并。然而，本领域技术人员能够使像素电路5适应于部分AMP1-1包括开关IT0i 的情况，或者适应于部分AMP1-2i不包括开关IT3i但部分AMP1-1 包括开关IT0i的情况。

另外，在图5的示例中，部分AMP1-1不包括开关IT4和IT5，尽管本领域技术人员能够基于以上进行的像素电路1的功能和结构描述来添加这些开关。

另外，为了不使图5负载更多，放大器AMP1的反馈回路FbLi (FbL1、FbL2)、负载级LS、偏置电路B和增益级G以框的形式表示。

除了光电二极管PDi之外，像素电路5包括K个光电二极管PDj'， K是大于或等于2的整数，并且j是具有从1到K的范围内的值的整数。优选地，光电二极管PDj'为岛状光电二极管。

在图5的实施例的示例中，K等于2，并且像素电路5包括两个光电二极管PD1'和PD2'。

像素电路5的每个光电二极管PDj'具有耦接(优选地连接)到像素电路5的节点IN2-2j的电极或端子。

在实施例中，光电二极管PD1'具有耦接(优选地连接)到节点 IN2-21的端子(例如，其阴极)，并且光电二极管PD2'具有耦接(优选地连接)到节点IN2-22的端子(例如，其阴极)。节点IN2-2j将与光电二极管PDj'关联。

在实施例中，每个光电二极管PDj'的其他端子(例如，阳极)耦接(优选地连接)到节点100。

在实施例中，像素电路5还包括放大器AMP2(图5中未引用)。放大器AMP2例如是电容式跨阻放大器CTIA。放大器AMP2包括以下项或者更确切地说由其制成：第一部分AMP2-1，该第一部分对于所有光电二极管PDj'是共用的；以及第二部分AMP2-2j，对于每个光电二极管PDj'，与光电二极管PDj'相关联。因此，像素电路5包括K 个第二部分AMP2-2j。更精确地，在图5的示例中，放大器AMP2包括与光电二极管PD1'相关联的第二部分AMP2-21，以及与光电二极管PD2'相关联的第二部分AMP2-22。

放大器AMP2的第一部分AMP2-1与放大器AMP1的第一部分 AMP1-1类似或相同。然而，部分AMP1-1的节点102、104、106和 108对应于部分AMP2-1中的相应节点102'、104'、106'和108'。因此，放大器AMP2的部分AMP2-1包括节点102'、104'、106'和108'、晶体管T1、负载级LS、增益级G和偏置电路B，这些元件与其他元件的互连与关于图1至图4描述的放大器AMP1的部分AMP1-1的相应元件102、104、106、106、T1、LS、G和B的互连相同。

部分AMP2-1的晶体管T1是放大器AMP2的差分对的两个晶体管中的一者。

晶体管T1具有耦接(优选地连接)到放大器AMP2的输入IN2-1 的栅极。输入IN2-1例如被配置为接收接地电势GND。

在实施例中，尽管在图5中未示出，输出102耦接(例如，连接) 到第一模数转换器的输入，输出102'耦接(例如，连接)到第二模数转换器的输入。放大器AMP1和第一转换器例如是像素电路5的光电二极管PDi的读出电路的一部分，放大器AMP2和第二转换器例如是像素电路5的光电二极管PDj'读出电路的一部分。

优选地，放大器的所有第二部分AMP2-2j在结构上彼此相同，尽管这些部分AMP2-2j中的一者的给定部件的值(例如，电容值)或尺寸(例如，沟道长度或宽度)不同于另一个第二部分AMP2-2j的相同部件的值或尺寸。

放大器AMP2的每个第二部分AMP2-2j包括MOS晶体管T2j'(图 5中的T21'、T22')。每个第二部分AMP2-2j的晶体管T2j'是放大器 AMP2的差分对的两个晶体管中的另一者。因此，晶体管T1和T2j' 具有P沟道和n沟道类型中的相同类型。在图5的示例中，晶体管 T1是NMOS晶体管，但在未示出的其他示例中，晶体管T1是PMOS 晶体管。

在放大器AMP2的每个部分AMP2-2j中，晶体管T2j'的栅极耦接 (优选地连接)到与光电二极管PDj'相关联的节点IN2-2j。

另外，放大器AMP2的每个第二部分AMP2-2j包括开关IT1j'(图 5中的IT11'、IT12')和开关IT2j'(图5中的IT21'、IT22')。在放大器AMP2的每个部分AMP2-2j中，开关IT1j'和IT2j'被配置成使得当开关IT1j'和IT2j'闭合时，晶体管T2j'与部分AMP2-1的晶体管T1形成放大器AMP2的差分对。每个开关IT1j'、IT2j'例如通过至少一个 MOS晶体管实现，例如，使用CMOS技术。

在每个部分AMP2-2j中，开关IT1j'将晶体管T2j'的源极耦接到放大器AMP2的第一部分AMP2-1，类似于将晶体管T2i的源极耦接到放大器AMP1的部分AMP1-1的开关IT1i。因此，在每个部分AMP2-2i 中，开关IT1j'连接在晶体管T2j'的源极和放大器AMP2的部分AMP2-1 之间。

在实施例中，在放大器AMP2的每个部分AMP2-2j中，开关IT1j' 的第一传导端子耦接(优选地连接)到放大器AMP2的部分AMP2-1，开关IT1j'的第二端子耦接(优选地连接)到晶体管T2j'的源极。

在每个部分AMP2-2j中，开关IT2j'将晶体管T2j'的漏极耦接到放大器AMP2的第一部分AMP2-1，类似于开关IT2i将晶体管T2i的漏极耦接到放大器AMP1的第一部分AMP1-1。因此，在每个部分 AMP2-2j中，开关IT2j'连接在晶体管T2j'的漏极与部分AMP2-1之间。

在实施例中，在放大器AMP2的每个部分AMP2-2j中，开关IT2j' 的第一传导端子耦接(优选地连接)到放大器AMP2的部分AMP2-1，开关IT2j'的第二端子耦接(优选地连接)到晶体管T2j'的漏极。

更确切地说，根据一个实施例，放大器AMP2的每个第二部分 AMP2-2j的开关IT1j'连接在对应晶体管T2j'的源极和放大器AMP2的部分AMP2-1的中间节点104'(即放大器AMP2的晶体管T1的源极) 之间，并且放大器AMP2的每个第二部分AMP2-2j的开关IT2j'连接在对应晶体管T2j'的漏极和放大器AMP2的节点108'之间。

在图5的实施例中，放大器AMP2的晶体管T1的源极连接到节点104'，放大器AMP2的晶体管T1的漏极连接到节点106'。

然而，在未示出的另一个实施例中，类似于放大器AMP1的部分 AMP1-1包括开关IT4和IT5的实施例，放大器AMP2的部分AMP2-1 包括连接在部分AMP2-1的晶体管T1的源极和节点104'之间的开关，以及连接在部分AMP2-1的晶体管T1的漏极和节点106'之间的开关。这两个开关被配置为保持闭合(即，虚设开关)。

放大器AMP2的负载级LS、放大器AMP2的偏置电路B、放大器AMP2的负载级LS和放大器AMP2的差分对是放大器AMP2的运算放大器的一部分。

根据一个实施例，每个部分AMP2-2j包括放大器AMP2的一个反馈回路FbLj'(图5中的FbL1'、FbL2')。尽管未示出，优选地，每个反馈回路FbLj'在结构上与反馈回路FbLi相同。另外，每个反馈回路FbLj'具有连接到对应节点IN2-2j'的一个端部116，其方式类似于每个反馈回路FbLi具有连接到对应节点IN1-2i的一个端部116。

根据一个实施例，对于每个反馈回路FbLj'，放大器AMP2包括与反馈回路FbLj'相关联的开关IT3j'(图2中的IT31'、IT32')。开关 IT3j'将反馈回路FbLj'的另一端部118耦接到放大器AMP2的输出102'，其方式类似于对于每个反馈回路FbLi，开关IT3i将反馈回路FbLi的端部118耦接到放大器AMP1的输出102。

在实施例中，每个反馈回路FbLj'与对应开关IT3j'相关联。与每个反馈回路FbLj'相关联的开关IT3j'例如被配置为处于与具有反馈回路FbLj'的第二部分AMP2-2j的开关IT1j'和IT2j'相同的状态(闭合或断开连接)。

在实施例中，每个开关IT3j'通过至少一个MOS晶体管实现，例如，使用CMOS技术。每个部分AMP2-2j'包括对应开关IT3j'。

根据未示出的一个实施例，对于每个反馈环路FbLj'，并且除开关IT3j'外，放大器AMP2包括与反馈环路FbLj'相关联并且属于放大器AMP2的部分AMP2-1的补充开关。对于每个反馈回路FbLj'，该补充开关将反馈回路FbLj'的端部118耦接到放大器AMP2的输出102'，其方式类似于对于每个反馈回路FbLi，开关IT0i将反馈回路FbLi的端部118耦接到放大器AMP1的输出102。

根据一个实施例，对于每个反馈回路FbLj'，在反馈回路FbLj'的端部118和放大器AMP2的输出102'之间，补充开关与开关IT3j'串联连接。对于每个反馈回路FbLj'，补充开关例如被配置为处于与开关 IT3j'相同的状态(闭合或断开连接)。

在实施例中，每个补充开关通过至少一个MOS晶体管实现，例如，使用CMOS技术。根据备选实施例，像素电路5不包括开关IT3j'。

根据一个实施例，控制电路CTRL被进一步配置为控制开关IT1j'、 IT2j'和开关IT3j'，或者将反馈回路FbLj'耦接到AMP2的输出102的每个补充开关。

根据一个实施例，像素电路5包括具有光电二极管PDi和放大器 AMP1的第一颜色通道，以及具有光电二极管PDj'放大器AMP2的第二颜色通道。与其中第一通道的所有光电二极管PDi和第二通道的所有光电二极管PDj'共享相同放大器的相同第一部分的实施例相比，该实施例的优点在于第一颜色通道的读取可与第二颜色通道的读取同时进行。

在结合图5描述的实施例中，尽管像素电路5仅包括各自具有其自身放大器AMP1或AMP2的两个颜色通道，但本领域技术人员能够使像素电路5适应以下实施例：像素电路5包括各自具有类似于放大器AMP1和AMP2的放大器的两个以上的不同颜色通道。

另外，尽管在图5的像素电路5中，每个颜色通道包括相同数目的光电二极管，但本领域技术人员能够使像素电路5适应于其中像素电路5的至少两个颜色通道具有不同数目的光电二极管的情况。

在实施例和变型的上述示例中，晶体管T1和T2i，以及在图5的实施例中，晶体管T1'和T2j'是NMOS晶体管。然而，本领域技术人员能够将所描述的实施例和变型应用于这些晶体管是PMOS晶体管的情况，例如，通过用NMOS晶体管替换晶体管T3和T4(图1)，以及通过置换由节点110和112接收的电势。

在实施例和变型的上述示例中，放大器AMP1和AMP2是电容式跨阻放大器(CTIA)，尽管所述实施例和变型也适用于具有运算放大器的其他放大器，例如，适用于积分器放大器。

已经描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可组合并且本领域技术人员将容易地想到其他变型。例如，在反馈回路FbLi或Fblj'中的至少一些中，电容元件Cfb可以是具有可控电容值的电容元件。另外，在如上所述的具有多个像素电路的传感器中，像素电路及其读出电路可由相同且独特的半导体层 (即，相同且独特的芯片)包括。备选地，像素电路可由第一半导体层(即，第一芯片)包括，而这些像素电路的读出电路(除了这些读出电路的放大器的第二部分之外)可由第二半导体层(即，第二芯片—该第二芯片堆叠在所述第一芯片上)包括。

本公开的一方面提供了一种用于从光传感器的像素电路中的多个光电二极管读取第一光电二极管的方法，所述方法包括：选择所述第一光电二极管；闭合对应于所选择的所述第一光电二极管的第一放大器的第二部分的第一开关和第二开关；闭合对应于所选择的所述第一光电二极管的第三开关；断开对应于未选择的第一光电二极管的放大器的第二部分的第一开关和第二开关；以及断开对应于未选择的所述第一光电二极管的第三开关。

根据一个或多个实施例，其中每个像素电路包括：多个第一光电二极管，每个第一光电二极管包括节点；第一放大器，所述第一放大器包括第一部分和多个第二部分，其中所述第一部分对于所述第一光电二极管中的每个第一光电二极管是共用的，并且包括：输出端子，所述输出端子是所述第一放大器的输出端子，以及所述第一放大器的差分对的第一金属氧化物半导体MOS晶体管，以及其中每个第二部分包括：所述差分对的第二金属氧化物半导体MOS晶体管，所述第二MOS晶体管具有耦接到所述对应第一光电二极管的相应节点的栅极端子，第一开关，所述第一开关将所述第二MOS晶体管的源极端子耦接到所述第一放大器的所述第一部分，以及第二开关，所述第二开关将所述第二MOS晶体管的漏极端子耦接到所述第一放大器的所述第一部分；反馈回路电路，所述反馈回路电路具有连接到对应的所述第一光电二极管的所述节点的第一端部；以及第三开关，所述第三开关将所述反馈回路电路的第二端部耦接到所述第一放大器的所述输出端子。

根据一个或多个实施例，其中所述第一部分包括：所述差分对的中间节点，所述中间节点耦接到所述第一MOS晶体管的源极端子，其中每个第二部分的所述第一开关布置在所述第二MOS晶体管的所述源极端子与所述中间节点之间；第一输入节点，所述第一输入节点耦接到所述第一MOS晶体管的栅极端子；以及所述差分对的负载级，所述负载级耦接到所述第一MOS晶体管的漏极端子，其中每个第二部分的所述第二开关布置在所述负载级与所述第二MOS晶体管的漏极端子之间。

本公开的实施例解决了已知光传感器(例如，已知环境光传感器) 中的所有或一些缺点。

实施例提供了一种具有多个像素电路的光传感器，每个像素电路包括：第一光电二极管，所述第一光电二极管具有各自耦接到所述像素电路的第一节点的端子，所述第一节点与所述第一光电二极管相关联；以及第一放大器，所述第一放大器具有对于所有第一光电二极管共用的第一部分，以及对于每个第一光电二极管的与所述第一光电二极管相关联的第二部分，所述第一放大器的所述第一部分具有所述第一放大器的输出和所述第一放大器的差分对的第一MOS晶体管，所述第一放大器的每个第二部分具有：所述差分对的第二MOS晶体管，所述第二晶体管的栅极耦接到与和所述第二部分相关联的所述第一光电二极管相关联的所述第一节点；第一开关，所述第一开关将所述第二晶体管的源极耦接到所述第一放大器的所述第一部分；以及第二开关，所述第二开关将所述第二晶体管的漏极耦接到所述放大器的所述第一部分。

根据一个实施例，每个像素电路的所述第一放大器还包括对于所述像素电路的每个第一光电二极管的反馈回路，所述反馈回路具有连接到与所述第一光电二极管相关联的所述第一节点的第一端部，放大器的第二部分与具有所述反馈回路的所述第一光电二极管相关联；以及与所述反馈回路相关联的至少一个第三开关，所述至少一个第三开关将所述反馈回路的第二端部耦接到所述第一放大器的所述输出。

根据一个实施例，所述至少一个第三开关包括第一第三开关，其包括在与所述第一光电二极管相关联的所述第一放大器的所述第二部分中。

根据一个实施例，所述至少一个第三开关包括第二第三开关，其包括在所述第一部分中并且具有连接到所述第一放大器的所述输出的第一传导端子，所述第一放大器的每个第二部分的所述第一第三开关具有连接到所述第二部分的所述反馈回路的所述第二端部的第一传导端子，以及与所述第二第三开关的第二传导端子连接的第二传导端子。

根据一个实施例，在所述像素电路中的每个像素电路中，所述第一放大器的所述第一部分包括所述差分对的中间节点，所述中间节点耦接到所述第一晶体管的源极；所述第一放大器的第一输入，所述第一输入耦接到所述第一晶体管的栅极；以及所述差分对的负载级，所述负载级耦接到所述第一晶体管的漏极，每个第二部分的第一开关连接在第二部分的第二晶体管的源极和中间节点之间，并且每个第二部分的第二开关连接在负载级和第二部分的第二晶体管的漏极之间。

根据一个实施例，在每个像素电路中，第一放大器的第一部分包括连接在第一晶体管的源极和中间节点之间的第四开关，以及连接在第一晶体管的漏极和负载级之间的第五开关，优选地，所述第四开关和所述第五开关被配置为保持闭合。

根据一个实施例，每个像素电路还包括：第二光电二极管，所述第二光电二极管各自具有耦接到像素电路的第二节点的端子，所述第二节点与所述第二光电二极管相关联；以及第二放大器，所述第二放大器具有对于所有第二光电二极管共用的第一部分，以及对于每个第二光电二极管的与所述第二光电二极管相关联的第二部分，所述第二放大器的第一部分具有所述第二放大器的输出和所述第二放大器的差分对的第一MOS晶体管，并且所述第二放大器的每个第二部分具有：所述第二放大器的所述差分对的第二MOS晶体管，所述第二晶体管的栅极耦接到与和所述第二部分相关联的所述第二光电二极管相关联的所述第二节点；第一开关，所述第一开关将所述第二晶体管的源极耦接到所述第二放大器的所述第一部分；以及第二开关，所述第二开关将所述第二晶体管的漏极耦接到所述第二放大器的所述第一部分。

根据一个实施例，每个像素电路的所述第二放大器还包括对于所述像素电路的每个第二光电二极管的反馈回路，所述反馈回路具有连接到与所述第二光电二极管相关联的所述第二节点的第一端部，所述第二放大器的所述第二部分与具有所述反馈回路的所述第二光电二极管相关联；以及与所述反馈回路相关联的至少一个第三开关，所述至少一个第三开关将所述反馈回路的第二端部耦接到所述第二放大器的所述输出。

根据一个实施例，所述至少一个第三开关包括第一第三开关，其包括在与所述第二光电二极管相关联的所述第二放大器的所述第二部分中。

根据一个实施例，所述至少一个第三开关包括第二第三开关，其包括在所述第二放大器的所述第一部分中并且具有连接到所述第二放大器的所述输出的第一传导端子，所述第二放大器的每个第二部分的所述第一第三开关具有连接到所述第二部分的所述反馈回路的所述第二端部的第一传导端子，以及与所述第二第三开关的第二传导端子连接的第二传导端子。

根据一个实施例，在每个像素电路中，所述第二放大器的所述第一部分包括：所述第一部分的所述差分对的中间节点，所述中间节点耦接到所述第一部分的所述第一晶体管的源极；所述第二放大器的第一输入，所述第一输入耦接到所述第一部分的所述第一晶体管的栅极；以及所述第一部分的所述差分对的负载级，所述负载级耦接到所述第一部分的所述第一晶体管的漏极，所述第二放大器的每个第二部分的第一开关连接在所述第二部分的第二晶体管的源极和中间节点之间，所述第二放大器的每个第二部分的第二开关连接在第二部分的第二晶体管的漏极和负载级之间。

根据一个实施例，第二放大器的第一部分包括连接在第一晶体管的源极和第一部分的中间节点之间的第四开关，以及连接在第一晶体管的漏极和第一部分的负载级之间的第五开关，优选地，所述第四开关和所述第五开关被配置为保持闭合。

根据一个实施例，在每个像素电路中，每个第一光电二极管属于各自具有至少一个第一光电二极管的多个组中的仅一个组，并且每个像素电路包括被配置为用于以下项的控制电路：依次地选择所述若干组中的每一者；对于所选择组的每个第一光电二极管，闭合与所述第一光电二极管相关联的所述第二部分的第一开关和第二开关，并且闭合与所述第二部分(AMP1-21、AMP1-22、AMP1-23、AMP1-24)的反馈回路相关联的至少一个第三开关；以及对于所述未选择组的每个第一光电二极管，断开连接与所述第一光电二极管相关联的所述第二部分的第一开关和第二开关，并且断开连接与所述第二部分(AMP1-21、AMP1-22、AMP1-23、AMP1-24)的反馈回路相关联的至少一个第三开关。

根据一个实施例，每个反馈回路包括并联连接在反馈回路的第一端部和第二端部之间的电容元件和开关。

根据一个实施例，在每个像素电路中，每个第二部分的第二晶体管完全设置成与和第二部分相关联的光电二极管相距小于50μm。

另一个实施例提供了一种在所述光传感器中实现的方法，其中读取在像素电路的第一光电二极管中选择的像素电路的至少一个第一光电二极管包括：对于每个选择第一光电二极管，闭合与所选择的第一光电二极管相关联的所述第一放大器的所述第二部分的第一开关和第二开关以将所述第二部分电耦接到所述第一放大器的所述第一部分；以及对于每个未选择的第一光电二极管，断开连接与所述未选择的第一光电二极管相关联的所述第一放大器的所述第二部分的第一开关和第二开关，以将所述第二部分与所述第一放大器的所述第一部分电断开连接。

最后，本文描述的实施例和变型的实际具体实施在本领域技术人员基于上文提供的功能描述的能力内。

尽管已经详细描述了描述，但应当理解，在不脱离如所附权利要求所限定的本公开的精神和范围的情况下，可进行各种改变、替换和改变。在各个图中，相同的元件用相同的附图标记表示。此外，本公开的范围并不旨在限于本文所述的特定实施例，因为本领域的普通技术人员将容易地从本公开中认识到，目前存在或以后将开发的工艺、机器、制造、物质组合物、装置、方法或步骤可执行与本文描述的对应实施例基本相同的功能或实现基本相同的结果。因此，所附权利要求旨在在其范围内包括此类工艺、机器、制造、物质的组成、装置、方法或步骤。

因此，说明书和附图将被简单地视为如所附权利要求所限定的本公开的图示，并且预期覆盖落入本公开的范围内的任何和所有修改、变化、组合或等同物。

Claims (17)

1.一种光传感器，其特征在于，包括多个像素电路，每个像素电路包括：

多个第一光电二极管，每个第一光电二极管包括节点；以及

第一放大器，所述第一放大器包括第一部分和多个第二部分，

其中所述第一部分对于所述第一光电二极管中的每个第一光电二极管是共用的，并且包括：

输出端子，该输出端子是所述第一放大器的输出端子，以及

所述第一放大器的差分对的第一金属氧化物半导体MOS晶体管，以及

其中每个第二部分包括：

所述差分对的第二金属氧化物半导体MOS晶体管，所述第二金属氧化物半导体MOS晶体管具有耦接到对应的所述第一光电二极管的相应节点的栅极端子，

第一开关，所述第一开关将所述第二金属氧化物半导体MOS晶体管的源极端子耦接到所述第一放大器的所述第一部分，以及

第二开关，所述第二开关将所述第二金属氧化物半导体MOS晶体管的漏极端子耦接到所述第一放大器的所述第一部分。

2.根据权利要求1所述的光传感器，其特征在于，每个像素电路还包括：

反馈回路电路，所述反馈回路电路具有连接到对应的所述第一光电二极管的节点的第一端部；以及

第三开关，所述第三开关将所述反馈回路电路的第二端部耦接到所述第一放大器的输出端子。

3.根据权利要求2所述的光传感器，其特征在于，每个第二部分包括所述第三开关。

4.根据权利要求3所述的光传感器，其特征在于，所述第一部分包括第四开关，所述第四开关具有耦接到所述第一放大器的输出端子的第一端子和耦接到所述第三开关的第二端子。

5.根据权利要求2所述的光传感器，其特征在于，所述第一部分包括：

所述差分对的中间节点，所述中间节点耦接到所述第一金属氧化物半导体MOS晶体管的源极端子，其中每个第二部分的所述第一开关布置在所述第二金属氧化物半导体MOS晶体管的源极端子与所述中间节点之间；

第一输入节点，所述第一输入节点耦接到所述第一金属氧化物半导体MOS晶体管的栅极端子；以及

所述差分对的负载级，所述负载级耦接到所述第一金属氧化物半导体MOS晶体管的漏极端子，其中每个第二部分的所述第二开关布置在所述负载级与所述第二金属氧化物半导体MOS晶体管的漏极端子之间。

6.根据权利要求5所述的光传感器，其特征在于，所述第一部分包括：

第四开关，所述第四开关布置在所述第一金属氧化物半导体MOS晶体管的源极端子与所述中间节点之间；以及

第五开关，所述第五开关布置在所述第一金属氧化物半导体MOS晶体管的漏极端子与所述负载级之间，所述第四开关和所述第五开关处于闭合位置。

7.根据权利要求2所述的光传感器，其特征在于，每个第一光电二极管仅属于若干组中的一个组，每个组包括至少一个光电二极管，其中每个像素电路包括控制电路，所述控制电路被配置为：

选择性地选择所述若干组中的每个组；

闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；

闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第三开关；

断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；以及

断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第三开关。

8.根据权利要求2所述的光传感器，其特征在于，每个反馈回路电路包括电容元件和开关，其中所述反馈回路电路的所述电容元件和所述开关以并联配置布置在所述反馈回路电路的所述第一端部与所述反馈回路电路的所述第二端部之间。

9.根据权利要求1所述的光传感器，其特征在于，所述第二金属氧化物半导体MOS晶体管被完全设置在与对应的所述第一光电二极管相距小于50μm处。

10.根据权利要求1所述的光传感器，其特征在于，每个像素电路还包括：

多个第二光电二极管，每个第二光电二极管包括第二节点；以及

第二放大器，所述第二放大器包括第一部分和多个第二部分，

其中所述第二放大器的所述第一部分对于所述第二光电二极管中的每个第二光电二极管是共用的，并且包括：

输出端子，该输出端子是所述第二放大器的输出端子，以及

所述第二放大器的第二差分对的第一金属氧化物半导体MOS晶体管，以及

其中所述第二放大器的每个第二部分包括：

所述第二差分对的第二金属氧化物半导体MOS晶体管，所述第二金属氧化物半导体MOS晶体管具有耦接到对应的所述第二光电二极管的相应节点的栅极端子，

第一开关，所述第一开关将所述第二金属氧化物半导体MOS晶体管的源极端子耦接到所述第二放大器的所述第一部分，以及

第二开关，所述第二开关将所述第二金属氧化物半导体MOS晶体管的漏极端子耦接到所述第二放大器的所述第一部分。

11.根据权利要求10所述的光传感器，其特征在于，每个像素电路还包括：

第二反馈回路电路，所述第二反馈回路电路具有连接到所述对应第二光电二极管的节点的第一端部；以及

第三开关，所述第三开关将所述第二反馈回路电路的第二端部耦接到所述第二放大器的输出端子。

12.根据权利要求11所述的光传感器，其特征在于，所述第二放大器的每个第二部分包括所述第三开关。

13.根据权利要求12所述的光传感器，其特征在于，所述第二放大器的所述第一部分包括第四开关，所述第四开关具有：耦接到所述第二放大器的输出端子的第一端子、和耦接到所述第二放大器的所述第三开关的第二端子。

14.根据权利要求10所述的光传感器，其特征在于，所述第二放大器的所述第一部分包括：

所述第二差分对的第二中间节点，所述第二中间节点耦接到所述第二差分对的所述第一金属氧化物半导体MOS晶体管的源极端子，其中所述第二放大器的每个第二部分的所述第一开关布置在所述第二差分对的所述第二金属氧化物半导体MOS晶体管的源极端子与所述第二中间节点之间；

第一输入节点，所述第一输入节点耦接到所述第二差分对的所述第一金属氧化物半导体MOS晶体管的栅极端子；以及

所述第二差分对的第二负载级，所述第二负载级耦接到所述第二差分对的所述第一金属氧化物半导体MOS晶体管的漏极端子，其中所述第二放大器的每个第二部分的所述第二开关布置在所述第二负载级与所述第二差分对的所述第二金属氧化物半导体MOS晶体管的漏极端子之间。

15.根据权利要求14所述的光传感器，其特征在于，所述第二放大器的所述第一部分包括：

第四开关，所述第四开关布置在所述第二差分对的所述第一金属氧化物半导体MOS晶体管的源极端子与所述第二中间节点之间；以及

第五开关，所述第五开关布置在所述第二差分对的所述第一金属氧化物半导体MOS晶体管的漏极端子与所述第二负载级之间，所述第二放大器的所述第一部分的所述第四开关和所述第二放大器的所述第一部分的所述第五开关处于闭合位置。

16.一种像素电路，其特征在于，包括：

多个第一光电二极管，每个第一光电二极管包括节点；

第一放大器，所述第一放大器包括第一部分和多个第二部分，

其中所述第一部分对于所述第一光电二极管中的每个第一光电二极管是共用的，并且包括：

输出端子，所述输出端子是所述第一放大器的输出端子，以及

所述第一放大器的差分对的第一金属氧化物半导体MOS晶体管，以及

其中每个第二部分包括：

所述差分对的第二金属氧化物半导体MOS晶体管，所述第二金属氧化物半导体MOS晶体管具有耦接到对应的所述第一光电二极管的相应节点的栅极端子，

第一开关，所述第一开关将所述第二金属氧化物半导体MOS晶体管的源极端子耦接到所述第一放大器的所述第一部分，以及

第二开关，所述第二开关将所述第二金属氧化物半导体MOS晶体管的漏极端子耦接到所述第一放大器的所述第一部分；

反馈回路电路，所述反馈回路电路具有连接到对应的所述第一光电二极管的所述节点的第一端部；以及

第三开关，所述第三开关将所述反馈回路电路的第二端部耦接到所述第一放大器的所述输出端子。

17.根据权利要求16所述的像素电路，其特征在于，每个第一光电二极管仅属于若干组中的一个组，每个组包括至少一个光电二极管，其中每个像素电路包括控制电路，所述控制电路被配置为：

选择性地选择所述若干组中的每组；

闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；

闭合与和所选择的所述组相关联的所述第一光电二极管相对应的所述第三开关；

断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第一放大器的所述第二部分的所述第一开关和所述第二开关；以及

断开与和未选择的所述组相关联的所述第一光电二极管相对应的所述第三开关。

Images