CN217821606U - 一种fpga固件的多重加载控制电路及系统 - Google Patents

Abstract

本实用新型公开了一种FPGA固件的多重加载控制电路及系统，一种FPGA固件的多重加载控制电路包括：主控模块、FPGA模块、切换模块、第一FLASH模块及第二FLASH模块；所述主控模块连接到上位机，所述主控模块分别与所述FPGA模块及所述切换模块电连接，所述切换模块与所述FPGA模块电连接，所述切换模块分别与所述第一FLASH模块及所述第二FLASH模块电连接。本实用新型能够实现不同FLASH固件的加载，分时实现FLASH固件包含的功能。

Description

一种FPGA固件的多重加载控制电路及系统

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种FPGA固件的多重加载控制电路及系统。

背景技术

FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

每颗FPGA内部都有固定的资源存储空间，一旦设定的功能增加则会导致FPGA内部逻辑资源的增加。当超出当前FPGA内部逻辑资源的限制时，需要评估设定的功能是否是可以分时复用，如果可以分时复用，可以分别开发多个FPGA工程，同时会生成多个Bit，从而实现在较少的资源上实现等同于更多功能的效果，这就要求FPGA可以加载不同的Bit来实现不同的功能。因此，发明一种FPGA固件的多重加载控制电路为该领域技术人员亟待解决的问题。

实用新型内容

本申请的目的是提供一种FPGA固件的多重加载控制电路及系统，本方案中，在烧写阶段，切换模块用于切换主控模块与第一FLASH模块或第二FLASH模块的连接，使得主控模块实现对第一FLASH模块或第二FLASH模块中固件的烧写；或者，在开机阶段，主控模块用于控制切换模块切换FPGA模块与第一FLASH模块或第二FLASH模块的连接，使得FPGA模块读取第一FLASH模块或第二FLASH模块中的固件以实现不同功能的加载；或者，在热切换阶段，主控模块用于控制切换模块切换FPGA模块与第一FLASH模块或第二FLASH模块的连接，使得FPGA模块重新初始化，读取第一FLASH模块或第二FLASH模块中的固件以实现不同功能的切换，从而本申请能够实现不同FLASH固件的加载，分时实现FLASH固件包含的功能，可靠性高。

为解决上述技术问题，本申请提供了一种FPGA固件的多重加载控制电路，包括主控模块、FPGA模块、切换模块、第一FLASH模块及第二FLASH模块；

所述主控模块连接到上位机，所述主控模块分别与所述FPGA模块及所述切换模块电连接，所述切换模块与所述FPGA模块电连接，所述切换模块分别与所述第一FLASH模块及所述第二FLASH模块电连接。

优选地，所述第一FLASH模块包括第一FLASH存储器；

所述第一FLASH存储器与所述切换模块电连接。

优选地，所述第二FLASH模块包括第二FLASH存储器；

所述第二FLASH存储器与所述切换模块电连接。

优选地，所述第一FLASH模块还包括第一电阻及第一电容；

所述第一电阻的第一端与所述第一FLASH存储器电连接，所述第一电阻的第二端分别与所述第一FLASH存储器、系统电源及所述第一电容的第一端电连接，所述第一电容的第二端接地。

优选地，所述第一FLASH模块还包括第二电阻、第三电阻及第四电阻；

所述第二电阻的第一端与所述第一FLASH存储器电连接，所述第二电阻的第二端接地，所述第三电阻的第一端及所述第四电阻的第一端均与所述第一FLASH存储器电连接，所述第三电阻的第二端及所述第四电阻的第二端与所述系统电源电连接。

优选地，所述第二FLASH模块还包括第五电阻及第二电容；

所述第五电阻的第一端与所述第二FLASH存储器电连接，所述第五电阻的第二端分别与所述第二FLASH存储器、系统电源及所述第二电容的第一端电连接，所述第二电容的第二端接地。

优选地，所述切换模块包括切换开关及第三电容；

所述切换开关分别与所述主控模块、所述FPGA模块、所述第一FLASH模块及所述第二FLASH模块电连接，所述第三电容的第一端分别与所述切换开关的电源输入端及系统电源电连接，所述第三电容的第二端接地。

优选地，所述主控模块包括MCU芯片、电源输入处理单元及晶振单元；

所述MCU芯片分别与所述FPGA模块及所述切换模块电连接，所述电源输入处理单元及所述晶振单元均与所述MCU芯片电连接。

优选地，所述FPGA模块包括FPGA芯片、第四电容及第五电容；

所述FPGA芯片分别与所述主控模块及所述切换模块电连接，所述第四电容的第一端及所述第五电容的第一端均与所述FPGA芯片的电源输入端电连接，所述FPGA芯片的电源输入端与系统电源电连接，所述第四电容的第二端及所述第五电容的第二端接地。

为解决上述技术问题，本申请提供了一种FPGA固件的多重加载控制系统，包括所述的一种FPGA固件的多重加载控制电路。

本实用新型的一种FPGA固件的多重加载控制电路具有如下有益效果，本实用新型公开的一种FPGA固件的多重加载控制电路包括：主控模块、FPGA模块、切换模块、第一FLASH模块及第二FLASH模块；所述主控模块连接到上位机，所述主控模块分别与所述FPGA模块及所述切换模块电连接，所述切换模块与所述FPGA模块电连接，所述切换模块分别与所述第一FLASH模块及所述第二FLASH模块电连接。因此，本实用新型能够实现不同FLASH固件的加载，分时实现FLASH固件包含的功能。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将结合附图及实施例对本实用新型作进一步说明，下面描述中的附图仅仅是本实用新型的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：

图1是本实用新型较佳实施例的一种FPGA固件的多重加载控制电路的原理框图；

图2是本实用新型较佳实施例的一种第一FLASH模块的电路原理图；

图3是本实用新型较佳实施例的一种第二FLASH模块的电路原理图；

图4是本实用新型较佳实施例的一种切换模块的电路原理图；

图5是本实用新型较佳实施例的一种FPGA模块的电路原理图；

图6是本实用新型较佳实施例的一种主控模块的电路原理图。

具体实施方式

本申请的核心是提供一种FPGA固件的多重加载控制电路及系统，本方案中，在烧写阶段，切换模块用于切换主控模块与第一FLASH模块或第二FLASH模块的连接，使得主控模块实现对第一FLASH模块或第二FLASH模块中固件的烧写；或者，在开机阶段，主控模块用于控制切换模块切换FPGA模块与第一FLASH模块或第二FLASH模块的连接，使得FPGA模块读取第一FLASH模块或第二FLASH模块中的固件以实现不同功能的加载；或者，在热切换阶段，主控模块用于控制切换模块切换FPGA模块与第一FLASH模块或第二FLASH模块的连接，使得FPGA模块重新初始化，读取第一FLASH模块或第二FLASH模块中的固件以实现不同功能的切换，从而本申请能够实现不同FLASH固件的加载，分时实现FLASH固件包含的功能，可靠性高。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1为本申请提供的一种手动充电与自动充电的控制装置的结构示意图，包括主控模块1、FPGA模块2、切换模块3、第一FLASH模块4及第二FLASH模块5；

主控模块1连接到上位机6，主控模块1分别与FPGA模块2及切换模块3电连接，切换模块3与FPGA模块2电连接，切换模块3分别与第一FLASH模块4及第二FLASH模块5电连接。

现有技术中，每颗FPGA内部都有固定的资源存储空间，一旦设定的功能增加则会导致FPGA内部逻辑资源的增加。当超出当前FPGA内部逻辑资源的限制时，需要评估设定的功能是否是可以分时复用，如果可以分时复用，可以分别开发多个FPGA工程，同时会生成多个Bit，从而实现在较少的资源上实现等同于更多功能的效果，这就要求FPGA可以加载不同的Bit来实现不同的功能。

针对上述缺点，本申请中通过主控模块1、FPGA模块2、切换模块3、第一FLASH模块4及第二FLASH模块5的配合实现了不同FLASH固件的加载，分时实现FLASH固件包含的功能。

具体地，本申请分为烧写阶段，开机阶段和热切换阶段三个阶段。

具体地，在烧写阶段，上位机6将生成的不同FLASH固件通过USB接口传输到主控模块1，主控模块1用于根据不同FLASH固件的文件类型，将FLASH固件存入第一FLASH模块4及第二FLASH模块5。当识别到第一FLASH固件时，主控模块1控制切换模块3切换到第一FLASH模块4，使得主控模块1与第一FLASH模块4直连，从而对第一FLASH模块4进行读写，将第一FLASH固件烧写至第一FLASH模块4的BLOCK0地址块。当识别到第二FLASH固件时，主控模块1控制切换模块3切换到第二FLASH模块5，使得主控模块1与第二FLASH模块5直连，从而对第二FLASH模块5进行读写，将第二FLASH固件烧写至第二FLASH模块5的BLOCK0地址块。

具体地，在开机阶段，由于第一FLASH固件及第二FLASH固件对应不同的功能，本申请首先根据用户指令来设置开机时需要开启哪一个功能，把用户指令存入到主控模块1的FLASH，每次开机都会读出这一块FLASH的信息来决定开启哪一个功能，当用户开启功能A，主控模块1将切换模块3置为第一状态，使得FPGA模块2从第一FLASH模块4加载第一FLASH固件来实现功能A。当用户开启功能B，主控模块1将切换模块3置为第二状态，使得FPGA模块从第二FLASH模块5加载第二FLASH固件来实现功能B。

具体地，在热切换阶段，由于第一FLASH固件及第二FLASH固件对应不同的功能，本申请首先根据用户指令来设置开机时需要开启哪一个功能，无需重新开机即可进行热切换，当用户开启功能A，主控模块1将将切换模块3置为第一状态，使得FPGA模块重新进入初始化阶段，FPGA模块从第一FLASH模块4加载第一FLASH固件来实现功能A。主控模块1将将切换模块3置为第二状态，使得FPGA模块重新进入初始化阶段，FPGA模块从第二FLASH模块5加载第二FLASH固件来实现功能B。

具体地，在本实施例中，由于在烧写阶段只针对第一FLASH固件及第二FLASH固件的BLOCK0进行操作，一旦出现烧写意外，FPGA模块无法正常从BLOCK0加载，此时FPGA判断BLOCK0地址块出问题，从BLOCK1启动，从而进行正常烧写，防止无法加载的问题，因此本实用新型可靠性高。

综上，本申请提供了一种FPGA固件的多重加载控制电路，在本方案中，在烧写阶段，切换模块3用于切换主控模块1与第一FLASH模块4或第二FLASH模块5的连接，使得主控模块1实现对第一FLASH模块4或第二FLASH模块5中固件的烧写；或者，在开机阶段，主控模块1用于控制切换模块3切换FPGA模块2与第一FLASH模块4或第二FLASH模块5的连接，使得FPGA模块2读取第一FLASH模块4或第二FLASH模块5中的固件以实现不同功能的加载；或者，在热切换阶段，主控模块1用于控制切换模块3切换FPGA模块2与第一FLASH模块4或第二FLASH模块5的连接，使得FPGA模块2重新初始化，读取第一FLASH模块4或第二FLASH模块5中的固件以实现不同功能的切换，从而本申请能够实现不同FLASH固件的加载，分时实现FLASH固件包含的功能，可靠性高。

在上述实施例的基础上：

请参照图2，图2为本申请提供的一种第一FLASH模块4的电路原理图。

作为一种优选地实施例，第一FLASH模块4包括第一FLASH存储器U1006；

第一FLASH存储器U1006与切换模块3电连接。

作为一种优选地实施例，第一FLASH模块4还包括第一电阻R1723及第一电容C1805；

第一电阻R1723的第一端与第一FLASH存储器U1006电连接，第一电阻R1723的第二端分别与第一FLASH存储器U1006、系统电源及第一电容C1805的第一端电连接，第一电容C1805的第二端接地。

作为一种优选地实施例，第一FLASH模块4还包括第二电阻R1722、第三电阻R1720及第四电阻R1721；

第二电阻R1722的第一端与第一FLASH存储器U1006电连接，第二电阻R1722的第二端接地，第三电阻R1720的第一端及第四电阻R1721的第一端均与第一FLASH存储器U1006电连接，第三电阻R1720的第二端及第四电阻R1721的第二端与系统电源电连接。

具体地，在本实施例中，第一FLASH存储器用于实现第一FLASH固件的存储，第一电阻R1723、第二电阻R1722、第三电阻R1720及第四电阻R1721为分压限流电阻，用于保证第一FLASH存储器各个引脚信号传输通信的稳定性；第一电容C1805为滤波电容，用于保证第一FLASH存储器电源输入的稳定性。

请参照图3，图3为本申请提供的一种第二FLASH模块5的电路原理图。

作为一种优选地实施例，第二FLASH模块5包括第二FLASH存储器U1008；

第二FLASH存储器U1008与切换模块3电连接。

作为一种优选地实施例，第二FLASH模块5还包括第五电阻R1726及第二电容C1810；

第五电阻R1726的第一端与第二FLASH存储器U1008电连接，第五电阻R1726的第二端分别与第二FLASH存储器、系统电源及第二电容C1810的第一端电连接，第二电容C1810的第二端接地。

具体地，第二FLASH模块5还包括第六电阻R1727、第七电阻R1724及第八电阻R1725。在本实施例中，第五电阻R1726、第六电阻R1727、第七电阻R1724及第八电阻R1725为分压限流电阻，用于保证第二FLASH存储器各个引脚信号传输通信的稳定性；第二电容C1810为滤波电容，用于保证第二FLASH存储器电源输入的稳定性。

请参照图4，图4为本申请提供的一种切换模块3的电路原理图。

作为一种优选地实施例，切换模块3包括切换开关U1007及第三电容C1807；

切换开关U1007分别与主控模块1、FPGA模块2、第一FLASH模块4及第二FLASH模块5电连接，第三电容C1807的第一端分别与切换开关U1007的电源输入端及系统电源电连接，第三电容C1807的第二端接地。

具体地，在烧写阶段，上位机将生成的不同FLASH固件通过USB接口传输到主控模块1，主控模块1用于根据不同FLASH固件的文件类型，将FLASH固件存入第一FLASH模块4及第二FLASH模块5。当识别烧写固件为0时，将切换开关U1007置为低电平，使得主控模块1与第一FLASH模块4直连，从而对第一FLASH模块4FLASH0进行读写，将固件烧写至FLASH0的BLOCK0地址块。当识别烧写固件为1时，将将切换开关U1007置为高电平，使得主控模块1与第二FLASH模块5直连，从而对第二FLASH模块5进行读写，将第二FLASH固件烧写至第二FLASH模块5的BLOCK0地址块。

具体地，在开机阶段，当用户开启功能A，主控模块1将切换开关U1007置为低电平，把FPGA模块2的加载信号PROGRAMN从低电平拉到高电平，FPGA模块2从FLASH0加载固件来实现功能A。当用户开启功能B，主控模块1将切换开关U1007置为高电平，把FPGA模块2的加载信号PROGRAMN从低电平拉到高电平，FPGA模块从FLASH1加载固件来实现功能B。

具体地，在热切换阶段，当用户开启功能A，主控模块1将切换开关U1007置为低电平，把FPGA模块2的加载信号PROGRAMN从高电平拉到低电平，使得FPGA模块重新进入初始化阶段，主控模块1将切换开关U1007从低电平拉到高电平，FPGA模块从FLASH0加载固件来实现功能A。当用户开启功能B，主控模块1将切换开关U1007置为高电平，把FPGA模块2的加载信号PROGRAMN从高电平拉到低电平，使FPGA模块2重新进入初始化阶段，主控模块1将切换开关U1007从低电平拉到高电平，FPGA模块2从FLASH1加载固件来实现功能B。

请参照图5，图5为本申请提供的一种FPGA模块2的电路原理图。

作为一种优选地实施例，FPGA模块2包括FPGA芯片U1005G、第四电容C1808及第五电容C1809；

FPGA芯片U1005G分别与主控模块1及切换模块3电连接，第四电容C1808的第一端及第五电容的第一端均与FPGA芯片U1005G的电源输入端电连接，FPGA芯片U1005G的电源输入端与系统电源电连接，第四电容C1808的第二端及第五电容C1809的第二端接地。

具体地，在本实施例中，第四电容C1808及第五电容C1809为FPGA芯片U1005G的电源输入端的滤波电容。

请参照图6，图6为本申请提供的一种主控模块1的电路原理图。

作为一种优选地实施例，主控模块1包括MCU芯片11、电源输入处理单元12及晶振单元13；

MCU芯片11分别与FPGA模块2及切换模块3电连接，电源输入处理单元12及晶振单元13均与MCU芯片11电连接。

具体地，电源输入处理单元12用于对MCU芯片11的电源输入进行滤波处理，保证电源输入的可靠性；晶振单元13为MCU芯片11提供晶振时钟。在本实施例中，MCU芯片11的芯片型号可以设为APM32F103CBT6。在另一个优选地实施例中，MCU芯片11的芯片型号不作具体限定。

本申请还提供了一种FPGA固件的多重加载控制系统，包括所述的一种FPGA固件的多重加载控制电路。

对于本申请提供的一种FPGA固件的多重加载控制系统的介绍，请参照上述实施例，本申请此处不再赘述。

需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种FPGA固件的多重加载控制电路，其特征在于，包括主控模块、FPGA模块、切换模块、第一FLASH模块及第二FLASH模块；

所述主控模块连接到上位机，所述主控模块分别与所述FPGA模块及所述切换模块电连接，所述切换模块与所述FPGA模块电连接，所述切换模块分别与所述第一FLASH模块及所述第二FLASH模块电连接。

2.根据权利要求1所述的一种FPGA固件的多重加载控制电路，其特征在于，所述第一FLASH模块包括第一FLASH存储器；

所述第一FLASH存储器与所述切换模块电连接。

3.根据权利要求1所述的一种FPGA固件的多重加载控制电路，其特征在于，所述第二FLASH模块包括第二FLASH存储器；

所述第二FLASH存储器与所述切换模块电连接。

4.根据权利要求2所述的一种FPGA固件的多重加载控制电路，其特征在于，所述第一FLASH模块还包括第一电阻及第一电容；

所述第一电阻的第一端与所述第一FLASH存储器电连接，所述第一电阻的第二端分别与所述第一FLASH存储器、系统电源及所述第一电容的第一端电连接，所述第一电容的第二端接地。

5.根据权利要求4所述的一种FPGA固件的多重加载控制电路，其特征在于，所述第一FLASH模块还包括第二电阻、第三电阻及第四电阻；

所述第二电阻的第一端与所述第一FLASH存储器电连接，所述第二电阻的第二端接地，所述第三电阻的第一端及所述第四电阻的第一端均与所述第一FLASH存储器电连接，所述第三电阻的第二端及所述第四电阻的第二端与所述系统电源电连接。

6.根据权利要求3所述的一种FPGA固件的多重加载控制电路，其特征在于，所述第二FLASH模块还包括第五电阻及第二电容；

所述第五电阻的第一端与所述第二FLASH存储器电连接，所述第五电阻的第二端分别与所述第二FLASH存储器、系统电源及所述第二电容的第一端电连接，所述第二电容的第二端接地。

7.根据权利要求1所述的一种FPGA固件的多重加载控制电路，其特征在于，所述切换模块包括切换开关及第三电容；

所述切换开关分别与所述主控模块、所述FPGA模块、所述第一FLASH模块及所述第二FLASH模块电连接，所述第三电容的第一端分别与所述切换开关的电源输入端及系统电源电连接，所述第三电容的第二端接地。

8.根据权利要求1所述的一种FPGA固件的多重加载控制电路，其特征在于，所述主控模块包括MCU芯片、电源输入处理单元及晶振单元；

所述MCU芯片分别与所述FPGA模块及所述切换模块电连接，所述电源输入处理单元及所述晶振单元均与所述MCU芯片电连接。

9.根据权利要求1所述的一种FPGA固件的多重加载控制电路，其特征在于，所述FPGA模块包括FPGA芯片、第四电容及第五电容；

所述FPGA芯片分别与所述主控模块及所述切换模块电连接，所述第四电容的第一端及所述第五电容的第一端均与所述FPGA芯片的电源输入端电连接，所述FPGA芯片的电源输入端与系统电源电连接，所述第四电容的第二端及所述第五电容的第二端接地。

10.一种FPGA固件的多重加载控制系统，其特征在于，包括权利要求1至9任一项所述的一种FPGA固件的多重加载控制电路。

Images