CN217741586U - 一种同步整流控制电路、芯片及开关电源 - Google Patents

Abstract

本实用新型提供一种同步整流控制电路、芯片及开关电源，涉及开关电源技术领域，包括第一晶体管、第二晶体管、供电控制电路、动态加速电路、保护电路；供电控制电路的第一输出端与第一晶体管的控制端电连接；第一晶体管的第一端用于与副边整流管的漏端电连接，第一晶体管的第二端与第二晶体管的第一端以及保护电路的第一端电连接，保护电路的第二端用于输出第一电压；第二晶体管的第二端用于与副边整流管的源端电连接；动态加速电路与第二晶体管的控制端连接，用于控制第二晶体管的通断。可以解决同步整流控制电路集成在芯片上，导致芯片面积大、成本高的问题。

Description

一种同步整流控制电路、芯片及开关电源

技术领域

本实用新型涉及开关电源技术领域，尤其涉及一种同步整流控制电路、芯片及开关电源。

背景技术

开关电源，又称开关变换器，是一种高频化电能转换装置，包括反激式AC_DC(交流-直流)变换器。反激式AC_DC变换器根据反馈方式的不同可以分为原边反馈(primary-side-regulation，PSR)和副边反馈(secondary-side-regulation，SSR)。

在PSR开关电源中，由于是采样原边辅助绕组电压来调整输出电压，所以其动态响应比较差。在负载从轻载向重载跳变的过程中，输出电压会产生一个较大的跌落，由于PSR的动态响应较差，所以输出电压的恢复就会有一个比较漫长的过程，使得系统效率降低。当前改善动态响应的技术主要是通过检测输出电压，当输出电压降到某个设定阈值时，将副边整流管短路或者副边绕组短路或者改变阻抗，以在原边辅助绕组上产生一个可被检测到的震荡电压，使得原边快速响应，补充副边能量。在短路副边整流管的应用中，通常是将同步整流控制电路中的高压晶体管接在副边整流管的源漏两端以使其短路。

然而，由于现有的同步整流控制电路中，对整流管短路的晶体管和供电电路(内部自供电)中的晶体管均为高压晶体管，而在现有工艺体系下，高压晶体管的面积一般都远远的大于低压晶体管的面积，这样一来，同步整流控制电路集成在芯片上时，增加了芯片面积，提高了芯片的成本。

实用新型内容

本实用新型的实施例提供一种同步整流控制电路、芯片及开关电源，可以解决同步整流控制电路集成在芯片上，导致芯片面积大、成本高的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

第一方面，提供一种同步整流控制电路，该同步整流控制电路包括：第一晶体管、第二晶体管、供电控制电路、动态加速电路、保护电路；所述供电控制电路的第一输出端与所述第一晶体管的控制端电连接；所述第一晶体管的第一端用于与副边整流管的漏端电连接，所述第一晶体管的第二端与所述第二晶体管的第一端、所述保护电路的第一端电连接，所述保护电路的第二端用于输出第一电压；所述第二晶体管的第二端用于与所述副边整流管的源端电连接；所述动态加速电路与所述第二晶体管的控制端连接，用于控制所述第二晶体管的通断。

在不同的应用中，副边电压会达到几十甚至上百伏，因此与副边整流管漏端电连接的晶体管为高压晶体管。而在本实用新型实施例中，由于第一晶体管的第一端用于与副边整流管的漏端电连接，因而第一晶体管为耐压的高压晶体管。在此基础上，由于第二晶体管的第一端与第一晶体管的第二端电连接，而第一晶体管为高压晶体管，即高压由第一晶体管承受，同时，第二晶体管的第二端的电压受保护电路的第二端(VCC电源端)的电压钳制，因而第二晶体管可以为低压晶体管。

为了要达到短路副边整流管的目的，其短路电流需要比较大，因此用于对副边整流管进行短路的晶体管为高压晶体管，而芯片内部自供电时，由于外面的副边整流管的源漏的电压很高，因此与供电控制电路电连接的晶体管也为高压晶体管。在本实用新型实施例中，第一晶体管为高压晶体管，第一晶体管既可以作为对副边整流管进行短路的高压晶体管，又可以作为与供电控制电路电连接的高压晶体管，即对副边整流管进行短路的高压晶体管和与供电控制电路电连接的高压晶体管复用，这样相对于上述相关技术便可以减少一个高压晶体管，而高压晶体管的面积比较大，本实用新型实施例中，第二晶体管为低压晶体管，在相同的电流能力下，低压晶体管的面积远小于高压晶体管的面积，因而可以达到减小芯片面积，降低生产成本的目的。

在一种可能的实施方式中，所述保护电路包括第一二极管；所述第一二极管的阳极与所述第一晶体管的第二端电连接，所述第一二极管的阴极作为所述保护电路的第二端。

在一种可能的实施方式中，所述同步整流控制电路还包括：电阻；所述第一晶体管的第一端通过所述电阻与所述副边整流管的漏端电连接。电阻用于静电放电保护(ESD)，起到限流的作用。

在一种可能的实施方式中，所述供电控制电路包括：充电控制电路、第二电容以及第二二极管；所述充电控制电路的第一端用于与所述副边整流管的漏端电连接，所述充电控制电路的第二端与所述第二电容的第一端连接，所述充电控制电路的第三端与所述第二电容的第二端、所述第一晶体管的控制端、所述第二二极管的阴极电连接；所述第二二极管的阳极与所述保护电路的第二端电连接。

其中，第二二极管可以使得电源端电压为高时，使得第一晶体管的控制端维持一个较高的电位，加快速度，减少上电时自供电所需时间。

在一种可能的实施方式中，所述充电控制电路包括：开关单元以及控制单元；所述控制单元的输出端连接所述开关单元；所述开关单元的输出端连接所述第二电容的第一端，所述开关单元用于控制所述第二电容的第一端的电压。

通过控制第二电容第一端的电压，可以在合适的时候屏蔽供电控制电路对VDS的影响，从而使得VDS检测精确，以实现有效的动态加速控制。当第二电容第一端电压下拉到地(芯片地，副边整流管的S端)时，可以屏蔽供电模块对VDS的影响。

在一种可能的实施方式中，所述开关单元包括：第一开关管和第二开关管；所述第一开关管的第一端与所述保护电路的第二端连接，所述第一开关管的第二端与所述第二开关管的第一端、所述第二电容的第一端电连接；所述第二开关管的第二端连接所述副边整流管的源端；所述控制单元的第一输出端、第二输出端分别与所述第一开关管、第二开关管的控制端电连接。

由于第一开关管的第二端与第二开关管的第一端、第二电容的第一端电连接，通过控制单元的第一输出端和第二输出端输出的信号分别控制第一开关管和第二开关管的导通与否，从而可以将第二电容的下极板(即第二电容的第一端的电压)充电到电源电压或者下拉到0(即芯片地，副边整流管的S端)。

在一种可能的实施方式中，所述动态加速电路的输入端用于与所述副边整流管的漏端电连接，所述动态加速电路的第一输出端电连接所述第二晶体管的控制端，所述动态加速电路的第二输出端电连接所述供电控制电路。由于动态加速电路的第一输出端电连接第二晶体管的控制端，因而动态加速电路的第一输出端输出的信号可以控制第二晶体管的通断。另外，由于动态加速电路的第二输出端电连接供电控制电路，因而动态加速电路的第二输出端可以向供电控制电路提供控制信号。

例如，动态加速电路连接副边整流管的漏端，以此检测VDS电压(源极接地)，当动态加速电路内的判断模块判断满足第一条件(例如，副边整流管关断后，现有技术中通常计时一个固定的时间，计时满后采样VDS，保证VDS采样在其稳定的时候)后，需要根据精确的VDS电压，来判断VDS电压是否满足跌落条件(例如，VDS电压跌落到一设定阈值，以此判断是否从轻载到重载)，当满足跌落条件时，动态加速电路输出控制信号(dyat)来控制第二晶体管闭合以短路副边整流管。为了获得精确的VDS电压，动态加速电路在判断满足第一条件后，认为可以开始检测VDS电压的跌落情况，此时会向充电控制电路输出控制信号(例如，vcc_ctrl＝1)来控制上述第一开关管、第二开关管的通断，从而控制第二电容下极板电位被下拉到地。

当VDS电压跌落到前述设定阈值，此时，第二晶体管导通，第一晶体管第二端(第二晶体管与保护电路连接的那端)电平被下拉，此时第一晶体管控制端电位大于第一晶体管第二端电位，第一晶体管导通，以此，可以实现副边整流管漏端到第一晶体管、第二晶体管这一支路的导通，从而，副边整流管被短路。该短路将使得原边辅助绕组检测到震荡电压，以使得原边快速响应(原边开启，原边开关管导通)，补充副边能量。

在一种可能的实施方式中，所述第一晶体管为NMOS，所述第二晶体管为NMOS或PMOS。

在一种可能的实施方式中，所述保护电路的第二端还用于连接第一电容的第一端；所述第一电容的第二端与所述副边整流管的源端电连接。

由于保护电路的第二端(电源端)与第一电容的第一端电连接，而电容可以起到稳压的作用，因而第一电容可以使得电源端的电压保持稳定。具体来说，当通过第一晶体管向电源端提供电压时，也会对第一电容充电；当停止通过第一晶体管向电源端提供电压时，第一电容将为电源端提供电压，以此，可以保持电源端输出稳定的第一电压。需要注意，此处第一电容为外围电容。

第二方面，提供一种同步整流控制芯片，该同步整流控制芯片包括上述第一方面提供的同步整流控制电路。

第三方面，提供一种开关电源，其包括上述第二方面提供的同步整流控制芯片。该开关电源具有与上述同步整流控制电路、同步整流控制芯片相同的技术效果，可以参考上述第一方面的相关描述，此处不再赘述。

有益效果：

本实用新型提供的同步整流控制电路通过复用自供电模块和动态加速模块的高压晶体管，可以达到减小芯片面积，降低生产成本的目的。

附图说明

为了更清楚地说明本实用新型实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种开关电源的结构示意图；

图2a为本实用新型实施例提供的另一种开关电源的结构示意图；

图2b为本实用新型实施例提供的另一种开关电源的结构示意图；

图3为现有技术中的的同步整流控制电路的结构示意图；

图4为本实用新型实施例提供的一种同步整流控制电路的结构示意图；

图5为本实用新型实施例提供的另一种同步整流控制电路的结构示意图；

图6为本实用新型实施例提供的又一种同步整流控制电路的结构示意图。

附图标记：10-同步整流控制电路；20-原边控制电路。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另有定义，否则本文所用的所有科技术语都具有与本领域普通技术人员公知的含义相同的含义。

以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。此外，术语“电连接”可以是直接的电性连接，也可以通过中间媒介间接的电性连接。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

另需要说明的是，晶体管是一种固体半导体器件，包括三极管、场效应管(特别是MOS管)、晶闸管等。

本实用新型实施例提供一种开关电源，该开关电源为PSR开关电源，如图2a(highside应用)、图2b(10wside应用)所示的同步整流(SR)应用电路，该开关电源包括原边输入绕组NP、副边输出绕组NS、副边整流管SR(D0为体二极管)、原边开关管M0、原边辅助绕组NA、原边控制电路20、电容C0(可用于滤波)；其中，RL为负载。

其中，上述原边控制电路20与原边开关管M0电连接，用于控制原边开关管M0的导通或断开；原边输入绕组NP的第一端与电压输入端VIN电连接，第二端通过原边开关管M0接地。

上述原边辅助绕组NA的第一端与原边控制电路20电连接，第二端接地。其中，原边控制电路20包括反激控制器、电阻R1、电阻R2，反激控制器根据辅助绕组NA上的电压输出PWM信号控制原边开关管M0的通断。

本实用新型的开关电源，可以是，如图2a所示，副边输出绕组NS的第一端与副边整流管SR的源端S电连接，副边整流管SR的漏端D与电压输出端电连接，副边输出绕组NS的第二端接地。也可以是，如图2b所示，副边输出绕组NS的第二端与副边整流管SR的漏端D电连接，副边整流管SR的源端S接地，副边输出绕组NS的第一端与电压输出端电连接。

需要说明的是，对于同步整流控制电路、芯片而言，副边整流管的源端默认为同步整流控制电路、芯片的地，即芯片地。也就是说，对于如图2a所示的highside应用，芯片地与GND不是一样的。而对于如图2b所示的lowside应用，芯片地与GND是一样的。

请继续参考图2a和图2b，上述二极管D0的第一端(阴极)与副边整流管的漏端D电连接，整流二极管D0的第二端(阳极)与副边整流管SR的源端S电连接。此处，二极管D0为体二极管，其作用为整流，具体地，当原边开关管M0导通以后，SR管必须处于截止状态，栅极驱动信号为低电平；当原边开关管M0关断以后，体二极管D0会先导通，导致SR管漏源电压发生改变，此时SR管栅极驱动信号输出高电平，使电流从SR管沟道流过，这个过程就起到了同步整流的作用。

上述滤波电容C0的一端与电压输出端电连接，另一端接地。滤波电容C0用于使电压输出端的电压VOUT保持稳定。

上述负载RL的一端与电压输出端电连接，另一端接地。

在本实用新型实施例中，副边整流管SR可以为N型晶体管，也可以为P型晶体管。本实用新型实施例以副边整流管SR为N型晶体管为例进行示例和说明。

此处，对于副边整流管SR的类型不进行限定，副边整流管SR例如可以为MOS管(NMOS或PMOS)，MOS管即金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管。

需要说明的是，上述原边输入绕组NP和副边输出绕组NS构成变压器。

以下对开关电源的工作过程进行说明，请参考图1：在原边开关管M0导通的时候，电压输入端VIN输入的电压加到变压器的原边输入绕组NP的两端，使原边输入绕组NP产生向上的电动势，上端的电压高于下端的电压。由变压器同名端的对应关系可以得知，副边输出绕组NS此时两端电压呈现上负下正的状态，副边整流二极管D0反向截止，因此副边输出绕组NS此时没有电流通过，能量被储存在变压器中，负载RL上流过的电流由滤波电容C0提供。

在原边开关管M0断开的时候，根据电感的特性，原边输入绕组NP产生向下的电动势，此时副边输出绕组NS上产生的感应电动势向上，两端电压上正下负，使副边整流二极管D0导通。在上一过程中被储存在变压器中的能量则通过副边整流二极管D0向负载RL传递，同时对滤波电容C0进行充能。PSR开关电源需要对受控量的信息进行采样，并通过负反馈进行控制。PSR通过采样原边输入绕组NP或者原边辅助绕组NA上的电压，并通过比例关系来推算输出电压VOUT的值，从而实现控制。

可以理解的是，随着低压大电流的开关电源的普及，副边整流二极管D0上的损耗已经到了一个不能忽视的地步。而采用更低导通阻抗的副边整流管SR(如，MOSFET)替代原本的整流二极管D0(如图2a和图2b)，可以明显地减少整流损耗，从而提升转换效率，这就是同步整流技术。副边整流管SR的控制端驱动信号CTRL与需要整流的电压相位相同。当原边开关管M0导通以后，副边整流管SR必须处于截止状态，控制端驱动信号为低电平；当原边开关管M0关断以后，副边整流二极管D0会先导通，导致副边整流管SR漏源电压发生改变，此时控制端(栅端)驱动信号输出高电平，使电流从副边整流管SR沟道流过，这个过程就起到了同步整流的作用。

对于PSR开关电源，由于是利用原边辅助线圈来提取副边线圈上的输出电压信号。原边辅助线圈电压采样与其与副边线圈的匝比有关，且副边电压在系统消磁时间结束时才等于输出电压，因此采样电压是采样消磁时间结束时的副边电压。经原边处理之后控制原边开关管M0。基于此，可以看出，在PSR开关电源中，参考图2a和图2b，由于是通过采样原边辅助绕组NA的电压来调整电压输出端的输出电压VOUT，所以其动态响应比较差。在负载RL从轻载向重载跳变的过程中，输出电压VOUT会产生一个较大的跌落，由于PSR的动态响应较差，所以输出电压VOUT的恢复就会有一个比较漫长的过程，使得PSR开关电源效率降低。当前改善动态响应的技术主要是采用动态加速电路，通过检测输出电压VOUT，当输出电压VOUT降到某个设定阈值时，将副边整流管SR短路或者副边输出绕组NS短路或者改变阻抗，以在原边辅助绕组NA上产生一个可被检测到的震荡电压，使得原边快速响应，补充副边能量。

在本实用新型实施例中，通过短路副边整流管SR的源漏两端使得原边快速响应，补充副边能量。基于此，在本实用新型实施例中，如图2a和图2b所示，上述开关电源还包括同步整流控制电路10，同步整流控制电路10用于对副边整流管SR的漏端D和源端S进行短路；当然地，同步整流控制电路10还可以与副边整流管SR的控制端连接，用于控制其通断。

相关技术提供的同步整流控制电路10，如图3所示，同步整流控制电路10包括：第一晶体管M1(例如NMOS)、第二晶体管M2(例如NMOS)、供电控制电路、动态加速电路、电阻R1、电阻R2、第一二极管Di。注意，本实用新型中，其中，第一电容C1为外围电容，即其不属于同步整流控制电路或同步整流控制芯片。

其中，第一晶体管M1的第一端通过电阻R2与副边整流管SR的漏端D电连接，第一晶体管M2的第二端与第一二极管Di的阳极电连接，第一晶体管M1的控制端与供电控制电路的第一输出端电连接，供电控制电路用于控制第一晶体管M1的导通或断开。第一二极管Di的阴极作为电源端VCC，用于输出第一电压VCC。供电控制电路可以产生一个稳定的固定电压VCC，从而给芯片内部提供工作电源。此种供电方式属于前述自供电，即芯片内部自供电。

第二晶体管M2的第一端通过第一电阻R1与副边整流管SR的漏端D电连接，第二晶体管M2的第二端与副边整流管SR的源端S电连接，第二晶体管M2的控制端与动态加速电路电连接，动态加速电路用于控制第二晶体管M2的通断。上述同步整流控制电路10可用于对副边整流管SR的漏端D和源端S进行短路，即利用同步整流控制电路10中的第二晶体管M2对副边整流管SR的漏端D和源端S进行短路。

动态加速电路用于向第二晶体管M2的控制端提供控制信号dyat，控制信号dyat用于控制第二晶体管M2的导通或断开。电源端VCC还通过电容C1与副边整流管SR的源端S电连接，即电容C1的第一端与电源端VCC电连接，第二端与副边整流管SR的源端S电连接。

基于上述可知，副边整流管SR的漏端电连接第一晶体管和第二晶体管。可以理解的是，在反激变换器工作的过程中，其输入电压即图2a和图2b中电压输入端输入的电压VIN是电网电压，几十伏到几百伏不等，副边电压因为应用的不同也能够到达几十上百伏，因此需要与副边整流管漏端电连接的晶体管耐高压(选择高压晶体管与副边整流管漏端电连接)，即接在副边整流管SR的源漏两端，对副边整流管SR的源漏两端进行短路的第二晶体管M2为高压晶体管。

此外，芯片内部供电通常有两种，一种外部输出直接供电，一种是内部自供电；但是对于不同的输出时，外部输出供电就很受限制，所以通常使用内部的供电控制电路自供电。当芯片内部自供电时，由于外面的副边整流管SR的漏源的电压很高，所以会使用高压晶体管在供电电路中，即与供电控制电路电连接的第一晶体管M1也为高压晶体管。

也就是说，为了要达到短路副边整流管SR的目的，其短路电流需要比较大，因此用于对副边整流管SR进行短路的晶体管为高压晶体管，而芯片内部自供电时，由于外面的副边整流管SR的漏源的电压很高，因此与供电控制电路电连接的晶体管也为高压晶体管。参考图3，相关技术中，用于短路副边整流管SR的第二晶体管M2、以及与供电控制电路电连接的第一晶体管M1是分开的，且都是高压晶体管，而高压晶体管的面积一般都远远的大于低压晶体管的面积，这样一来，同步整流控制电路集成在芯片上时，增加了芯片面积，提高了芯片的成本。

为了解决同步整流控制电路集成在芯片上，导致芯片面积大、成本高的问题，本实用新型实施例提供一种同步整流控制电路，该同步整流控制电路可以集成在一个芯片上，如图4所示，该同步整流控制电路10包括：第一晶体管M1、第二晶体管M2、供电控制电路、动态加速电路、保护电路(图4中虚线框内，可选为二极管)。

上述供电控制电路的第一输出端与第一晶体管M1的控制端电连接；上述第一晶体管M1的第一端用于与副边整流管SR的漏端D电连接，第一晶体管M1的第二端与第二晶体管M2的第一端以及保护电路的第一端电连接，保护电路的第二端(作为电源端VCC)，用于输出第一电压VCC；第二晶体管M2的第二端用于与副边整流管SR的源端S电连接；动态加速电路与第二晶体管M2的控制端连接，用于控制第二晶体管M2的通断。

在本实用新型实施例中，第一晶体管M1为高压晶体管，第一晶体管M1既可以作为对副边整流管SR进行短路的高压晶体管，又可以作为与供电控制电路电连接的高压晶体管，即对副边整流管SR进行短路的高压晶体管和与供电控制电路电连接的高压晶体管复用，这样相对于上述相关技术便可以减少一个高压晶体管，而高压晶体管的面积比较大，本实用新型实施例中，第二晶体管M2为低压晶体管，在相同的电流能力下，低压晶体管的面积远小于高压晶体管的面积，因而可以达到减小芯片面积，降低生产成本的目的。

保护电路接在第一晶体管M1的第二端和电源端VCC之间用于起到保护作用，其可以防止电流倒灌。因为，第一晶体管M1的第一端接副边整流管SR的漏端，在一定情况下，该端电压(VDS电压)可能为负。

如图4所示，在一种可能的实施方式中，所述保护电路包括第一二极管Di；所述第一二极管Di的阳极与所述第一晶体管M1的第二端电连接，所述第一二极管Di的阴极作为保护电路的第二端(即作为电源端VCC)。二极管单向导通，因此对电路实现保护。

保护电路还可以采用其它方式来构成。例如，采用三极管bc短接(基极、集电极短接)接第一晶体管M1(第二端)，e端(发射极)接电源端VCC来实质上构成一个二极管的方式；又如，采用MOS管的二极管接法，即采用MOS管，通过一定接法实质构成一个二极管的方式。

当然地，保护电路不限于本申请所列的几种实施方式，二极管也不限于采用本申请所列的几种方式，本申请在此不再赘述。

在本实用新型实施例中，同步整流控制电路和副边整流管SR可以集成在同一芯片上，也可以集成在不同芯片上。

在一些示例中，如图4所示，上述同步整流控制电路还包括：电阻R，第一晶体管M1的第一端通过电阻R与副边整流管SR的漏端D电连接。

此处，电阻R用于静电放电(ESD，electrostatic discharge)保护，起到限流的作用。

在一些示例中，如图4所示，所述保护电路的第二端(电源端)还用于连接第一电容C1的第一端；所述第一电容C1的第二端与所述副边整流管SR的源端S电连接。

由于保护电路的第二端(电源端)与第一电容C1的第一端电连接，而第一电容C1可以起到稳压的作用，因而第一电容C1可以使得电源端的电压保持稳定。具体来说，当通过第一晶体管M1和第一二极管Di向电源端提供电压时，也会对第一电容C1充电；当停止通过第一晶体管M1和第一二极管Di向电源端提供电压时，第一电容C1将为电源端提供电压，以此，可以保持电源端输出稳定的第一电压VCC。需要注意，此处第一电容C1为外围电容。

需要说明的是，在本实用新型实施例提供的同步整流控制电路10应用于上述的开关电源中时，同步整流控制电路10用于对副边整流管SR的漏端D和源端S进行短路；当然，同步整流控制电路10还可连接副边整流管SR的控制端(栅端)，用于控制其通断。

基于上述可知，在不同的应用中，副边整流管SR漏端的电压会达到几十甚至上百伏，因此与副边整流管漏端电连接的晶体管为高压晶体管。而在本实用新型实施例中，由于第一晶体管M1的第一端用于与副边整流管SR的漏端D电连接，因而第一晶体管M1为高压晶体管。在此基础上，由于第二晶体管M2的第一端与第一晶体管M1的第二端电连接，而第一晶体管M1为高压晶体管，即高压由第一晶体管M1承受，同时，第二晶体管M2的第一端(图4中M2的漏端)的电压受VCC的钳制，因而第二晶体管M2可以为低压晶体管。

为了要达到短路副边整流管SR的目的，其短路电流需要比较大，因此用于对副边整流管SR进行短路的晶体管为高压晶体管，而芯片内部自供电时，由于外面的副边整流管SR的源漏的电压很高，因此与供电控制电路电连接的晶体管也为高压晶体管。在本实用新型实施例中，第一晶体管M1为高压晶体管，第一晶体管M1既可以作为对副边整流管SR进行短路的高压晶体管，又可以作为与供电控制电路电连接的高压晶体管，即对副边整流管SR进行短路的高压晶体管和与供电控制电路电连接的高压晶体管复用，这样相对于上述相关技术便可以减少一个高压晶体管，而高压晶体管的面积比较大，本实用新型实施例中，第二晶体管M2为低压晶体管，在相同的电流能力下，低压晶体管的面积远小于高压晶体管的面积，因而可以达到减小芯片面积，降低生产成本的目的。

本实用新型实施例，第一晶体管M1和第二晶体管M2例如可以为MOS管。本申请中，优选地，所述第一晶体管M1为NMOS，第二晶体管M2为NMOS或PMOS。

在第一晶体管M1和第二晶体管M2为N型晶体管的情况下，上述第一晶体管M1和第二晶体管M2的第一端为漏端，第二端为源端。下文以及本实用新型实施例附图，以第一晶体管M1和第二晶体管M2为N型晶体管为例进行示例和说明。

需要说明的是，本实用新型实施例提供的同步整流控制电路10在工作时，当检测到系统进入轻载状态之后，检测到输出电压(VOUT)产生一个较大的跌落，动态加速电路产生控制信号dyat，控制信号dyat提供给第二晶体管M2的控制端，第二晶体管M2导通，从而可以对副边整流管SR短路，使得副边产生震荡让辅助绕组检测到。

在一些示例中，如图5所示，上述供电控制电路包括充电控制电路、第二电容C2以及第二二极管D1，其中，充电控制电路的第一端用于与副边整流管SR的漏端D电连接，充电控制电路的第二端与第二电容C2的第一端连接，充电控制电路的第三端与第二电容C2的第二端、第一晶体管M1的控制端、第二二极管D1的阴极电连接；第二二极管D1的阳极与保护电路的第二端(电源端)电连接。

此处，第二二极管D1的作用是，在电源端的电压(第一电压，VCC)为高的时候，使得第一晶体管M1的控制端也维持一个较高的电压，这样可以加快速度，避免控制端电压降的很低，下一次给供电控制电路内部电容(第二电容C2)充电需要较长的时间。这里需要说明的是，充电控制电路实际还包括一采样充电模块，其一端(即供电控制电路的第一端)连接副边整流管SR漏端，一端(充电控制电路的第三端)连接第二电容C2的第二端，一端连接充电控制电路其它电路部分，例如后文介绍的控制单元。该采样充电模块的功能是接收副边整流管SR漏端电压，根据此电压为第二电容C2上极板(第二端)以及第一晶体管M1的控制端提供电压V2。

上述的充电控制电路还与电源端连接，以接收第一电压VCC，供充电控制电路使用；以及，上述的充电控制电路还与动态加速电路电连接，以接收其输出的控制信号vcc_ctrl，其中，控制信号vcc_ctrl的电压由动态加速电路产生，其目的是参与供电控制，后续进行详细介绍。

采用充电控制电路的作用主要是利用副边整流管的漏端D的电压，通过充电控制电路控制第一晶体管M1的控制端电压为高，控制第一晶体管M1导通，从而实现副边整流管的漏端D给电源端供电。

在一些示例中，如图6所示(未示出采样充电模块)，上述充电控制电路还包括：开关单元以及控制单元；控制单元的输出端连接开关单元；开关单元的输出端连接第二电容C2的第一端，开关单元用于控制第二电容C2的第一端的电压。可以理解，控制单元的输入端与动态加速电路的输出端连接，接收其输出的控制信号vcc_ctrl。

在此基础上，在一些示例中，如图6所示，开关单元包括：第一开关管M3和第二开关管M4；第一开关管M3的第一端与保护电路的第二端(电源端VCC)连接，第一开关管M3的第二端与第二开关管M4的第一端、第二电容C2的第一端电连接；第二开关管M4的第二端与副边整流管SR的源端连接；控制单元的第一输出端、第二输出端分别与第一开关管M3、第二开关管M4的控制端电连接，其中，控制单元的第一输出端输出的信号可以控制第一开关管M3的导通与否，控制单元的第二输出端输出的信号可以控制第二开关管M4的导通与否。

此处，第一开关管M3和第二开关管M4可以为晶体管，具体可以为MOS管。需要说明的是，本申请中优选第一开关管M3和第二开关管M4为不同类型的开关管，例如一个为PMOS，另一个为NMOS。但，本领域技术人员也可以根据需要，选择二者同为PMOS，或同为NMOS。本申请在此不做限定。

由于第一开关管M3的第二端与第二开关管M4的第一端、第二电容C2的第一端电连接，通过控制单元的第一输出端和第二输出端输出的信号分别控制第一开关管M3和第二开关管M4的导通与否，从而可以将第二电容C2的下极板(即第二电容C2的第一端的电压)充电到电源电压VCC或者下拉到0(指代芯片地，即副边整流管源端电位)。

在一些示例中，如图6所示，动态加速电路的输入端用于与副边整流管SR的漏端D电连接，动态加速电路的第一输出端电连接第二晶体管M2的控制端，动态加速电路的第二输出端电连接供电控制电路。

由于动态加速电路的第一输出端电连接第二晶体管M2的控制端，因而动态加速电路的第一输出端输出的信号dyat可以控制第二晶体管M2的通断。另外，由于动态加速电路的第二输出端电连接供电控制电路(具体为上述控制单元)，因而动态加速电路的第二输出端可以向供电控制电路提供控制信号vcc ctrl，以通过控制单元控制第二电容C2的下极板电位。

需要说明的是，开始检测副边整流管SR的VDS是否跌落到设定值(实际是为了检测输出电压VOUT是否跌落到设定阈值)时，需要保证供电控制电路对VDS没影响。当检测到VDS跌落符合一定条件时(例如跌落到设定阈值，当然，还可以是其它条件)，动态加速电路会输出信号，控制第二晶体管M2来短路副边整流管SR。当需要开始检测VDS是否跌落时(例如，满足前述第一条件后)，动态加速电路会输出信号(例如，使vcc_ctrl为高)控制开关单元，使得第二电容C2下极板接地。这样就可以屏蔽供电控制电路对VDS检测的影响了。

当VDS电压跌落到前述设定阈值，此时，第二晶体管M2导通，第一晶体管M1第二端的电平(或者说，第一二极管Di阳极电平、保护电路第一端电平)被下拉，此时第一晶体管M1控制端电位大于第一晶体管M1第二端(源极)的电平电位，第一晶体管M1导通，因此，可以实现副边整流管SR漏端到第一晶体管M1、第二晶体管M2这一支路的导通，从而，副边整流管SR被短路。该短路将使得原边辅助绕组检测到震荡电压，以使得原边快速响应(原边开启，原边开关管导通)，补充副边能量。

以上所述仅为本实用新型的优选实施方式而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (11)

1.一种同步整流控制电路，其特征在于，包括：第一晶体管、第二晶体管、供电控制电路、动态加速电路、保护电路；

所述供电控制电路的第一输出端与所述第一晶体管的控制端电连接；

所述第一晶体管的第一端用于与副边整流管的漏端电连接，所述第一晶体管的第二端与所述第二晶体管的第一端以及所述保护电路的第一端电连接，所述保护电路的第二端用于输出第一电压；

所述第二晶体管的第二端用于与所述副边整流管的源端电连接；

所述动态加速电路与所述第二晶体管的控制端电连接，用于控制所述第二晶体管的通断。

2.根据权利要求1所述的同步整流控制电路，其特征在于，所述保护电路包括第一二极管；所述第一二极管的阳极与所述第一晶体管的第二端电连接，所述第一二极管的阴极作为所述保护电路的第二端。

3.根据权利要求1所述的同步整流控制电路，其特征在于，所述同步整流控制电路还包括：电阻；所述第一晶体管的第一端通过所述电阻与所述副边整流管的漏端电连接。

4.根据权利要求3所述的同步整流控制电路，其特征在于，所述供电控制电路包括：充电控制电路、第二电容以及第二二极管；

所述充电控制电路的第一端用于与所述副边整流管的漏端电连接，所述充电控制电路的第二端与所述第二电容的第一端电连接，所述充电控制电路的第三端与所述第二电容的第二端、所述第一晶体管的控制端以及所述第二二极管的阴极电连接；

所述第二二极管的阳极与所述保护电路的第二端电连接。

5.根据权利要求4所述的同步整流控制电路，其特征在于，所述充电控制电路包括：开关单元以及控制单元；

所述控制单元的输出端连接所述开关单元；

所述开关单元的输出端连接所述第二电容的第一端，所述开关单元用于控制所述第二电容的第一端的电压。

6.根据权利要求5所述的同步整流控制电路，其特征在于，所述开关单元包括：第一开关管和第二开关管；

所述第一开关管的第一端与所述保护电路的第二端电连接，所述第一开关管的第二端与所述第二开关管的第一端以及所述第二电容的第一端电连接；

所述第二开关管的第二端连接所述副边整流管的源端；

所述控制单元的第一输出端、第二输出端分别与所述第一开关管、第二开关管的控制端电连接。

7.根据权利要求1-6任一项所述的同步整流控制电路，其特征在于，所述第一晶体管为NMOS，所述第二晶体管为NMOS或PMOS。

8.根据权利要求7所述的同步整流控制电路，其特征在于，所述动态加速电路的输入端用于与所述副边整流管的漏端电连接，所述动态加速电路的第一输出端电连接所述第二晶体管的控制端，所述动态加速电路的第二输出端电连接所述供电控制电路。

9.根据权利要求8所述的同步整流控制电路，其特征在于，所述保护电路的第二端还用于连接第一电容的第一端；所述第一电容的第二端与所述副边整流管的源端电连接。

10.一种同步整流控制芯片，其特征在于，包括如权利要求1-9任一项所述的同步整流控制电路。

11.一种开关电源，其特征在于，包括如权利要求10所述的同步整流控制芯片。

Images