CN217740553U - 一种发光二极管芯片及其封装结构 - Google Patents

Abstract

本实用新型公开了一种发光二极管芯片及其封装结构，包括第一侧壁和第二侧壁,第一侧壁全部或者部分区域上设置有粗化结构，粗化结构呈现阶梯状排布，第一侧壁的粗糙度大于第二侧壁。多层阶梯状侧壁粗化结构可有效减少在出光面出现全反射造成光损，提升发光效率；同时可在封装工艺填入胶材时能有效阻止胶材轻易翻越过芯片、覆盖在芯片的发光面上，避免降低芯片的发光效率；且在对芯片表面进行光刻工艺时，侧壁粗化结构可避免光散射问题。

Description

一种发光二极管芯片及其封装结构

技术领域

本实用新型涉及半导体器件技术领域，特别涉及一种发光二极管芯片及其封装结构。

背景技术

发光二极管(Light Emitting Diode，简称LED)因具有高的发光效率及更长的使用寿命等优点，目前已经广泛地应用在背光、照明、景观等各个光源领域。进一步提高LED芯片的发光效率仍然是当前行业发展的重点。

LED芯片的发光效率主要由两个效率决定，第一个是电子空穴在有源区的辐射复合效率，即通常说的内量子效率；第二个是光的提取效率。

欲提升发光效率可通过以下几个方式，其包括改善外延生长的品质，通过增加电子和空穴结合的几率，提升内部量子效率（IQE）。另一方面，发光二极管产生的光线若无法有效被取出，部分光线因全反射因素而局限在发光二极管内部来回反射或折射，最终被电极或发光层吸收，使亮度无法提升，因此使用表面粗化或者改变结构的几何形状等，提升外量子效率（EQE），从而提升发光二极管的发光亮度和发光效率。

现有的发光二极管通过对半导体层序列的台面和侧壁进行粗化，可提升发光二极管的光取出效率，提升发光亮度。但是，目前常见的侧壁粗化的LED芯片的缺陷在于，由于是连续、简单的粗化半导体外延表面，粗化效果不理想。且在封装工艺填入胶材时，胶材容易翻越过芯片, 覆盖在芯片的发光面上，影响芯片的发光效率，造成光损等异常。

发明内容

为了解决上述问题，本实用新型提出一种发光二极管芯片，其包括：半导体层序列，具有相对设置的第一表面和第二表面，包括在第一表面和第二表面之间顺序排列的第一类型半导体层、设计用于产生辐射的有源层、第二类型半导体层，

第一侧壁, 形成于第一类型半导体层和/或有源层的侧部，

第二侧壁，形成于第二类型半导体层的侧部，

在第一侧壁全部或者部分区域上设置有粗化结构，粗化结构呈现阶梯状排布，第一侧壁的粗糙度大于第二侧壁。

优选的，阶梯状粗化结构的粗糙度范围为0.05μm~2μm。

优选的，第二侧壁的粗糙度不大于0.05μm。

优选的，阶梯状粗化结构，阶梯数量2个。

更优选的，阶梯状粗化结构，阶梯数量3个以上。

多层阶梯状粗化结构的各层表面及侧面形成粗化面，增大粗化面积，提升粗化效果，有效减少在出光面出现全反射造成光损，增加出光面积，提升发光效率。阶梯的转角能有效阻止胶材攀爬，阶梯数量越多，转角越多，对阻止胶材翻越到芯片表面的效果越好。

优选的，阶梯状粗化结构的粒径自下而上由小至大分层排布，即粗化程度自下而上由光滑至粗糙分层排布。

优选的，阶梯包括第一阶梯和第二阶梯，第一阶梯相对第二阶梯更靠近所述半导体层序列的第一表面。

优选的，第一阶梯和第二阶梯的粗糙度比值为1.2~5倍。

优选的，第一阶梯的粗糙度包括0.1μm~2μm。

优选的，第二阶梯的粗糙度包括0.05μm~1μm。

优选的，阶梯状粗化结构的阶梯斜面与水平面的角度范围为20°~70°。

更优选的，阶梯状粗化结构的阶梯斜面与水平面的角度范围为30°~50°。

阶梯斜面与水平面的角度越小，所形成的阶梯数量越多，转角越多，对阻止胶材翻越到芯片表面的效果越好。

优选的，阶梯宽度范围为1nm~5000nm，阶梯宽度至少大于1nm，以达到阻止胶材攀爬的目的。

优选的，阶梯厚度范围为0.1μm~4μm，或4μm至10μm。

阶梯厚度越小，所形成的阶梯数量越多，转角越多，对阻止胶材翻越到芯片表面的效果越好。

优选的，阶梯厚度自下至上呈阶梯式递增减，且临近半导体层序列第一表面的阶梯厚度最小。

阶梯的转角能有效阻止胶材攀爬，转角越临近半导体层序列第一表面，对阻止胶材翻越到芯片表面的效果越好。

优选的，第一类型半导体层的生长温度小于所述第二类型半导体层，第一类型半导体层包括低温氮化镓基半导体材料。

优选的，第二类型半导体层包括高温氮化镓基半导体材料。

优选的，有源层包括氮化镓/铟镓氮的材料。

优选的，第一表面上设置有粗化结构。

优选的，第一表面上的粗化结构的粗糙度范围为0.5μm~2μm。

优选的，粗化结构包含不规则粗化形状、规则的球形、锥形粗化形状。

本实用新型同时提供如下一种发光二极管封装体，包括基板、安装在基板上的至少一个发光二极管芯片以及部分或全部覆盖基板的胶材，胶材部分或全部覆盖发光二极管芯片侧壁，在本实用新型中，胶材至少部分覆盖发光二极管芯片侧壁，发光二极管芯片侧壁胶材覆盖发光二极管芯片侧壁的最高点的位置的高度不超过发光二极管芯片的半导体层序列的第一表面的高度。

优选的，所述胶材覆盖所述发光二极管芯片侧壁的最高点的位置距离所述发光二极管芯片的半导体层序列的第一表面的距离范围为大于0.1μm。

优选的，所述胶材的材料包括硅树脂或者环氧树脂。

与现有技术相比，本实用新型至少达到如下效果：

1.侧壁粗化呈现多层阶梯状排布，阶梯数量2个或者3个以上，多层阶梯状粗化结构的各层表面及侧面形成粗化面，增大粗化面积，提升粗化效果，有效减少在出光面出现全反射造成光损，增加出光面积，提升发光效率；

2.侧壁粗化呈现多层阶梯状排布，此设计可在封装工艺填入胶材时能有效阻止胶材轻易翻越过芯片，防止胶材覆盖在芯片的发光面上，避免降低芯片的发光效率，阶梯的转角能有效阻止胶材攀爬，阶梯数量越多，转角越多，效果越好；

3.在侧壁与第一电连接层的的距离不大于8μm，对芯片表面进行光刻工艺时，侧壁粗化结构可避免光散射问题。侧壁粗化结构有利于将由侧壁进入的光直接反射出去，避免由侧壁进入的光反射至芯片表面的光刻胶，造成光刻胶吸收光而导致蚀刻出现问题，得不到设想的图案化结构。

附图说明

图1为实施例1的剖面结构示意图；

图2~3为实施例2的剖面结构示意图；

图4~5为实施例3的剖面结构示意图；

图6为实施例3的图5阶梯状粗化结构的局部放大图；

图7为实施例4、6的剖面结构示意图；

图8、9为实施例5的剖面结构示意图；

图10为实施例7的剖面结构示意图；

图11为实施例8的剖面结构示意图；

图12为阶梯状粗化结构在显微镜下的结构图；

图13为阶梯状粗化结构在显微镜下图11的局部放大图。

附图标记：第一表面101，第二表面102，半导体层序列200，第一类型半导体层210，有源层230，第二类型半导体层220，第一导电层310，第二导电层320，绝缘层400，第一绝缘层401，第二绝缘层402，基板500，侧壁600，第一侧壁601，第二侧壁602，侧壁600’，第一侧壁601’，第二侧壁602’，第一电极610，第二电极620，封装基板700，封装基板第一表面701，胶材800，接触层900，保护层201。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1

本实用新型的第一个实施例中，提供了一种发光二极管的常规垂直芯片结构，参看图1，该芯片结构包括：半导体层序列200，第一导电层310，第二导电层320，绝缘层400，侧壁600，第一电极610，第二电极620。

半导体层序列200具有相对设置的第一表面101和第二表面102，包括在第一表面101和第二表面102之间顺序排列的第一类型半导体层210、有源层230、第二类型半导体层220，本实施例的半导体层序列200，实质为发光PN结，第一类型半导体层210为N型半导体层，第二类型半导体层220为P型半导体层，有源层230为用于产生辐射多量子阱。

侧壁600包括第一侧壁601和第二侧壁602，第一侧壁601形成于第一类型半导体层210和/或有源层230的侧部，第二侧壁602形成于第二类型半导体层220的侧部。在第一侧壁601全部或者部分区域上设置有粗化结构，粗化结构呈现阶梯状排布，第一侧壁601的粗糙度大于第二侧壁602。第一侧壁601的阶梯状粗化结构的粗糙度范围为0.05μm~2μm，第二侧壁602的粗糙度不大于0.05μm。阶梯状粗化结构的阶梯数量2个或者3个以上，阶梯状粗化结构的粒径自下而上由小至大分层排布，即粗化程度自下而上由光滑至粗糙分层排布。在本实施例中，阶梯包括第一阶梯和第二阶梯，第一阶梯相对第二阶梯更靠近半导体层序列的第一表面，第一阶梯和第二阶梯的粗糙度比值为1.2~5倍，第一阶梯的粗糙度包括0.1μm~2μm，第二阶梯的粗糙度包括0.05μm~1μm。阶梯状粗化结构可有效减少全反射造成光损，同时提升发光效率，减少光损等异常。同时阶梯的转角在封装工艺填入胶材时能有效阻止胶材攀爬，防止胶材覆盖在芯片的发光面上，避免降低芯片的发光效率，阶梯数量越多，转角越多，阻止胶材翻越过芯片的效果越好。

阶梯状粗化结构的阶梯斜面与水平面的角度范围为20°~70°。在本实施例的一些实施方式中，作为更佳的实施方案，阶梯状粗化结构的阶梯斜面与水平面的角度范围为30°~50°。相对前者，阶梯斜面与水平面的角度越小，所形成的阶梯数量越多，转角越多，在封装工艺填入胶材时对阻止胶材翻越到芯片表面的效果越好，在保证不爬胶的设计后，角度设定不小于30°，用以保证更大的有源层230面积，增大出光效果。

阶梯状粗化结构的阶梯宽度范围为1nm~5000nm，阶梯宽度至少大于1nm，以达到阻止胶材攀爬的目的。阶梯厚度范围为0.1μm~4μm，或4μm至10μm。阶梯厚度越小，所形成的阶梯数量越多，转角越多，在封装工艺填入胶材时对阻止胶材翻越到芯片表面的效果越好。

阶梯状粗化结构的阶梯厚度自下至上呈阶梯式递减，且临近半导体层序列第一表面的厚度最小。阶梯的转角能有效阻止胶材攀爬，转角越临近半导体层序列第一表面，在封装工艺填入胶材时对阻止胶材翻越到芯片表面的效果越好。

第一表面101上设置有粗化结构，粗化结构的粗糙度范围为0.5μm~2μm。优选的，第一表面101上设置为平面与斜面交替的结构，可藉此增加出光面积，同时增加粗化面积与粗化密度，有效提升发光效率。

第一类型半导体层210的正侧设置有第一电极610，第一电极610朝向正侧，第二类型半导体层220的背侧与第二电极620正侧连接，第二电极620包括导电基板。导电基板材料可以包括砷化镓、硅、铜或者钼。

第一类型半导体层包括低温氮化镓基半导体材料，第二类型半导体层包括高温氮化镓基半导体材料，有源层包括氮化镓/铟镓氮的材料。

第一侧壁601、第二侧壁602和第一表面101的粗化结构包含不规则粗化形状、规则的球形、锥形粗化形状。

实施例2

本实用新型的第二个实施例中，提供了另一种发光二极管的垂直芯片结构，参看图2~图3，与实施例1的区别在于：

在半导体层序列200的第二表面包含至少一个贯穿第二类型半导体层220和有源层230的凹处，凹处至少贯穿至第一类型半导体层210内。第二类半导体层表面的非凹处位置覆盖有第二导电层302，第二导电层302至少裸露出正侧一部分用于设置第二电极620，第一电极620朝向正侧。在第二导电层302的背侧和凹处的侧壁上覆盖有绝缘层400，绝缘层400的背侧覆盖有第一导电层310，第一导电层310延伸覆盖至凹处的底部，第一导电层310的背侧与第一电极610正侧连接，第一电极610包括键合层和导电基板。

与第一导电层310电连接的第一电极610，与第二导电层320电连接的第二电极620，第一电极610借助第一导电层310穿过凹处来电连接第一类型半导体层210，第二电极620借助第二导电层320电连接第二类型半导体层220，从凹处延伸的绝缘层400覆盖在第一导电层310的正侧和第二导电层320的背侧，第一导电层310与第二导电层320借助绝缘层400来彼此电绝缘。需要说明的是，在本实施例的附图中，第二电极620高度低于半导体层序列200，实际上第二电极620高度也可以高于半导体层序列200，同时可保证胶材不会爬到第二电极620。

半导体层序列200的侧壁多层阶梯状粗化结构与实施例1设计一致，此处不再做重复阐述。

实施例3

本实用新型的第三个实施例中，提供了一种发光二极管的水平垂直芯片结构，参看图4~图5，与实施例1的区别在于：

在半导体层序列200的第二表面包含至少一个贯穿第二类型半导体层220和有源层230的凹处，凹处至少贯穿部分第一类型半导体层210内。第二类半导体层表面位置非凹处覆盖有第二导电层302，第二导电层302至少裸露出正侧一部分用于设置第一电极610。在第二导电层302的背侧和凹处的内壁上覆盖有绝缘层400，绝缘层400的背侧覆盖有第一导电层310，第一导电层310延伸覆盖至凹处的底部，第一导电层310至少裸露出正侧一部分用于设置第一电极610，第一导电层310背侧与基板500正侧连接。

露出的第一导电层310和第二导电层320等高，该等高主要指的是上表面位于高度一致的水平面上，该等高设计实际是通过对靠近半导体层序列200的第一导电层310和第二导电层320一体设计制作而成的。第一电极610和第二电极620朝向正侧，第一电极610和第二电极620主要指的是用于封装打线的金属电极。

与第一导电层310连接的第一电极610，与第二导电层320连接的第二电极620，第一电极610借助第一导电层310穿过凹处来电连接第一类型半导体层210，第二电极620借助第二导电层320电连接第二类型半导体层220，从凹处延伸的绝缘层400覆盖在第一导电层310的正侧和第二导电层320的背侧，第一导电层310与第二导电层320借助绝缘层400来彼此电绝缘。需要说明的是，在本实施例的附图中，第一电极610和第二电极620高度低于半导体层序列200，实际上第一电极610和第二电极620高度也可以高于半导体层序列200，同时可保证胶材不会爬到第一电极610和第二电极620。

半导体层序列200的侧壁多层阶梯状粗化结构与实施例1设计一致，此处不再做重复阐述。

实施例4

本实用新型的第四个实施例中，提供了另一种发光二极管的垂直芯片结构，参看图6，该芯片结构包括：半导体层序列200，第一导电层310，第二导电层320，绝缘层400，侧壁600，第一电极610，第二电极620。

半导体层序列200具有相对设置的第一表面101和第二表面102，包括在所述第一表面101和第二表面102之间顺序排列的第一类型半导体层210、有源层230、第二类型半导体层220，本实施例的半导体层序列200，实质为发光PN结，第一类型半导体层210为N型半导体层，第二类型半导体层220为P型半导体层，有源层230为用于产生辐射多量子阱。有源层230不完全覆盖第一类型半导体层210，第二类型半导体层220完全覆盖有源层230，有源层230和第二类型半导体层220覆盖于靠近第二电极620的一侧，远离第二电极620的一侧未覆盖有源层230和第二类型半导体层220。

侧壁600包括第一侧壁601和第二侧壁602。在凹处连续设置时，第一侧壁601，形成于靠近第二电极620的一侧的第一类型半导体层210和/或有源层230的侧部，以及远离第二电极620的第一类型半导体层210的侧部；第二侧壁602，形成于第二类型半导体层220的侧部，即靠近第二电极620的一侧部。

在半导体层序列200的第二表面包含至少一个贯穿第二类型半导体层220和有源层230的凹处，凹处至少贯穿至第一类型半导体层210内，凹处位于侧壁表面，且至少部分裸露。第二类半导体层表面的非凹处位置部分覆盖有第二导电层320，第二导电层320至少裸露出正侧一部分用于设置第二电极620，第二电极620朝向正侧。第二导电层320包括透明导电层、反射层、电连接层，用于做电接触的透明导电层部分覆盖第二类半导体层，反射层包裹透明导电层，与第二类半导体层部分连接。在第二导电层320的背侧、凹处的侧壁上覆盖有绝缘层400，绝缘层400包括第一绝缘层401、第二绝缘层402，第一绝缘层401覆盖凹处的侧壁上和部分第二类半导体层，与反射层连接，与第二电极620连接，第一绝缘层402覆盖第二导电层302和第一绝缘层401。第二绝缘层402的背侧覆盖接触层，接触层900贯穿凹处至第一类型半导体层210内。接触层900的背侧覆盖有第一导电层310，第一导电层310延伸覆盖至凹处的底部。第一导电层310的背侧与第一电极610正侧连接，第一电极610包括键合层和导电基板。

与第一导电层310电连接的第一电极610，与第二导电层320电连接的第二电极620，第一电极610借助第一导电层310穿过凹处来电连接第一类型半导体层210，第二电极620借助第二导电层320电连接第二类型半导体层220，从凹处延伸的绝缘层400覆盖在第一导电层310的正侧和第二导电层320的背侧，第一导电层310与第二导电层320借助绝缘层400来彼此电绝缘。需要说明的是，在本实施例的附图中，第二电极620高度低于半导体层序列200，实际上第二电极620高度也可以高于半导体层序列200，同时可保证胶材不会爬到第二电极620。

第一表面101上设置为平面与斜面交替的结构，可藉此增加出光面积，同时增加粗化面积与粗化密度，有效提升发光效率。

半导体层序列200的侧壁多层阶梯状粗化结构与实施例1设计一致，此处不再做重复阐述。

实施例5

本实用新型的第五个实施例中，参看图7、图8，本实施例提供了一种发光二极管芯片的封装结构，该封装结构包括封装基板700，发光二极管芯片，胶材800，还可以包括荧光粉层（图中未示出）。

封装基板包括第一表面701，上述实施例1~4中的发光二极管芯片安装在封装基板的第一表面701上。

胶材800，部分或全部覆盖所述基板700，胶材800，部分或全部覆盖发光二极管芯片侧壁。在本实施例中，胶材至少部分覆盖所述发光二极管芯片侧壁600，发光二极管芯片的半导体层序列200的侧壁多层阶梯状粗化结构能有效阻止胶材800轻易翻越过芯片，使胶材800覆盖侧壁600的最高点的高度不超过发光二极管芯片的半导体层序列200的第一表面101的高度，防止胶材覆盖在芯片的发光面上，避免减少芯片的发光面积。在本实施例中，胶材800覆盖所述发光二极管芯片侧壁600的最高点的位置距离所述发光二极管芯片的半导体层序列的第一表面101的距离范围大于0.1μm。所述胶材800的材料包括硅树脂或者环氧树脂。

波长转换层，覆盖在胶材800的表面及半导体层序列200的第一表面101，以及部分第一类型半导体层210的侧壁（图中未示出），波长转换层的材料包括荧光粉或者荧光胶。

实施例6

本实用新型的第六个实施例中，参看图7，提供了实施例4的进一步设计，与实施例4的区别在于：

形成于远离第二电极620的第一类型半导体层210的侧部的第一侧壁601与第一导电层310的距离d不大于8μm，距离d越小，芯片的发光面越大且越集中在内部，有利于提高芯片的发光效率和均匀性。

当对芯片表面进行光刻工艺时，所述距离d不大于8μm，由侧壁进入的光容易反射至芯片表面的光刻胶，从而造成光刻胶吸收光而导致蚀刻出现问题，得不到设想的图案化结构。侧壁粗化结构可避免光散射问题，侧壁粗化结构有利于将由侧壁进入的黄光直接反射出去，避免由侧壁进入的黄光反射至芯片表面的光刻胶，影响光刻效果。

实施例7

本实用新型的第七个实施例中，参看图9，提供了前述所有实施例的进一步设计，与前述所有实施例的区别在于：

半导体层序列200侧面设置有保护层201，在本实施例中，保护层201覆盖在侧面上，多层阶梯状粗化结构同样形成于保护层201上。保护层201的折射率小于外延叠层200的折射率，有利于光萃取，当保护层201为绝缘材料时，可防止短路的异常发生。

保护层201可以包括二氧化硅、氮化硅、氧化铝的一种或多种绝缘材料。在本实施例中，保护层201为二氧化硅层。保护层201的厚度为100～20000埃。

实施例8

本实用新型的第八个实施例中，参看图10，提供了前述所有实施例的进一步设计，该芯片结构包括：半导体层序列200，第一导电层310，第二导电层320，绝缘层400，基板500，侧壁600’，第一电极610，第二电极620，保护层201。与前述所有实施例的区别在于：

半导体层序列200具有相对设置的第一表面101和第二表面102，包括在第一表面101和第二表面102之间顺序排列的第一类型半导体层210、有源层230、第二类型半导体层220，本实施例的半导体层序列200，实质为发光PN结，第一类型半导体层210为N型半导体层，第二类型半导体层220为P型半导体层，有源层230为用于产生辐射多量子阱。半导体层序列200侧面设置有保护层201。

侧壁600’包括第一侧壁601’和第二侧壁602’，第一侧壁601’形成于设置在第一类型半导体层210和/或有源层230上的保护层201的侧部，第二侧壁602’形成于设置在第二类型半导体层220上的保护层201的侧部。在第一侧壁601’全部或者部分区域上设置有粗化结构，粗化结构呈现阶梯状排布，第一侧壁601’的粗糙度大于第二侧壁602’。阶梯状粗化结构的阶梯数量2个或者3个以上，阶梯状粗化结构的粒径自下而上由小至大分层排布，即粗化程度自下而上由光滑至粗糙分层排布。保护层201的折射率小于外延叠层200的折射率，有利于光萃取，当保护层201为绝缘材料时，可防止短路的异常发生。同时保护层201侧部阶梯状粗化结构可有效减少全反射造成光损，同时提升发光效率，减少光损等异常。且阶梯的转角能有效阻止胶材攀爬，在封装工艺填入胶材时阻止胶材翻越过芯片覆盖在芯片的发光面上，避免降低芯片的发光效率。阶梯数量越多，转角越多，对阻止胶材翻越到芯片表面的效果越好。

保护层201侧壁多层阶梯状粗化结构与半导体层序列200的侧壁多层阶梯状粗化结构设计一致，此处不再做重复阐述。

应当理解的是，上述具体实施方案仅为本发明的部分优选实施例，以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (15)

1.一种发光二极管芯片，包括：

半导体层序列，具有相对设置的第一表面和第二表面，包括在所述第一表面和第二表面之间顺序排列的第一类型半导体层、设计用于产生辐射的有源层、第二类型半导体层，

第一侧壁, 形成于所述第一类型半导体层和/或所述有源层的侧部，

第二侧壁，形成于所述第二类型半导体层的侧部，

其特征在于，在所述第一侧壁全部或者部分区域上设置有粗化结构，所述粗化结构呈现阶梯状排布，所述第一侧壁的粗糙度大于所述第二侧壁的粗糙度。

2.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯状粗化结构的粗糙度范围包括0.05μm~2μm，所述第二侧壁的粗糙度不大于0.05μm。

3.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯状粗化结构，阶梯数量2个或者3个以上。

4.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯状粗化结构的粒径自下而上由小至大分层排布，所述阶梯包括第一阶梯和第二阶梯，所述第一阶梯相对第二阶梯更靠近所述半导体层序列的第一表面。

5.根据权利要求4所述的一种发光二极管芯片，其特征在于，所述第一阶梯和所述第二阶梯的粗糙度比值为1.2~5倍。

6.根据权利要求4所述的一种发光二极管芯片，其特征在于，所述第一阶梯的粗糙度包括0.1μm~2μm，所述第二阶梯的粗糙度包括0.05μm~1μm。

7.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯状粗化结构的阶梯斜面与水平面的角度范围为20°~70°。

8.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯状粗化结构的阶梯斜面与水平面的角度范围为30°~50°。

9.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯宽度范围为1nm~5000nm，所述阶梯厚度范围为0.1μm~4μm，或4μm至10μm。

10.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述阶梯厚度自下至上呈阶梯式递减，靠近所述半导体层序列的第一表面的阶梯厚度最小。

11.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述第一类型半导体层的生长温度小于所述第二类型半导体层，所述第一类型半导体为掺硅的低温氮化镓基半导体材料，所述第二类型半导体层包括高温氮化镓基半导体材料，所述有源层包括氮化镓/铟镓氮的材料。

12.根据权利要求1所述的一种发光二极管芯片，其特征在于，所述第一表面上设置有粗化结构，所述第一表面上的粗化结构的粗糙度范围为0.5μm~2μm，所述粗化结构包含不规则粗化形状、规则的圆形、锥形粗化形状。

13.一种发光二极管的封装结构，其特征在于，包括基板、安装在所述基板上的至少一个发光二极管芯片以及部分或全部覆盖所述基板的胶材，在所述发光二极管芯片的第一侧壁全部或者部分区域上设置有粗化结构，所述粗化结构呈现阶梯状排布。

14.根据权利要求13所述的一种发光二极管的封装结构，其特征在于，所述胶材部分或全部覆盖所述发光二极管芯片侧壁。

15.根据权利要求13所述的一种发光二极管的封装结构，其特征在于，所述胶材覆盖所述发光二极管芯片侧壁的最高点的位置距离所述发光二极管芯片的半导体层序列的第一表面的距离范围为大于0.1μm，所述胶材的材料包括硅树脂或者环氧树脂。

Images