CN217721319U - 一种基于背照式工艺的图像传感器 - Google Patents

Abstract

本申请提供一种基于背照式工艺的图像传感器，包括：像素阵列、模拟处理电路、数字处理电路和帧缓存电路；所述模拟处理电路与所述像素阵列连接，用于将所述像素阵列逐行曝光后的像素信号量化读取，以获取行量化信号；所述帧缓存电路与所述模拟处理电路连接，用于将所述行量化信号逐行缓存为行缓存信号；所述数字处理电路与所述帧缓存电路连接，用于处理所述行缓存信号。本申请提供的基于背照式工艺的图像传感器本申请提供的基于背照式工艺的图像传感器，通过增加帧缓存电路用于临时缓存模拟处理电路逐行量化后的信号，可以提高模拟处理电路量化的速度，进而大大缩短整帧图像的量化窗口，实现高帧率量化，达到类似全局快门的图像效果。

Description

一种基于背照式工艺的图像传感器

技术领域

本申请涉及成像技术领域，具体涉及一种基于背照式工艺的图像传感器。

背景技术

图像传感器是利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号。与光敏二极管，光敏三极管等“点”光源的光敏元件相比，图像传感器是将其受光面上的光像，分成许多小单元，将其转换成可用的电信号的一种功能器件。现行图像传感器的曝光方式包括卷帘快门和全局快门等多种方式，图像传感器也逐渐发展为具有体积小、重量轻、集成度高、分辨率高、功耗低、寿命长、价格低等特点，在各个行业得到了广泛应用。

在构思及实现本申请过程中，申请人发现至少存在如下问题：其中卷帘快门图像传感器采用逐行曝光量化读出的方式进行一帧的图像信号处理，该特点使得卷帘快门图像传感器的帧率受限于行量化与行数据处理的循环等待时间，即模拟电路量化像素信号的时间与数字电路处理读出的时间不匹配，使得卷帘快门图像传感器量化帧率受限；另外，卷帘快门的逐行曝光量化还会因为行间曝光时间差的原因导致拍摄运动物体图像出现拖尾。

前面的叙述在于提供一般的背景信息，并不一定构成现有技术。

实用新型内容

为了缓解以上问题，本申请提供一种基于背照式工艺的图像传感器，具体地，包括：像素阵列、模拟处理电路、数字处理电路和帧缓存电路；

所述模拟处理电路与所述像素阵列连接，能够用于将所述像素阵列逐行曝光后的像素信号量化读取，以获取行量化信号；

所述帧缓存电路与所述模拟处理电路连接，能够用于将所述行量化信号逐行缓存为行缓存信号；

所述数字处理电路与所述帧缓存电路连接，能够用于处理所述行缓存信号。

可选地，所述图像传感器中的所述模拟处理电路包括互相连接的行驱动单元和量化单元，所述行驱动单元能够用于将每行像素的感光电压驱动输出至所述量化单元，以使所述量化单元能够对所述感光电压进行量化读取。

可选地，所述图像传感器中的组织成行及列的所述像素阵列矩形设置于硅片的中心，所述模拟处理电路、数字处理电路和帧缓存电路设置于所述像素阵列的侧边。

可选地，所述图像传感器中的所述模拟处理电路与所述像素阵列的至少两个相邻侧边邻接地设置在所述硅片上。

可选地，所述图像传感器中的所述帧缓存电路与所述模拟处理电路具有至少一邻接侧边地设置在所述硅片上。

可选地，所述图像传感器中的所述帧缓存电路与所述数字处理电路具有至少一邻接侧边地设置在所述硅片上。

可选地，所述图像传感器中的所述数字处理电路与所述模拟处理电路具有至少一邻接侧边地设置在所述硅片上；

和/或，所述数字处理电路的至少一侧设置在所述硅片边缘。

可选地，所述图像传感器中的所述模拟处理电路邻接于所述像素阵列的三个相邻侧边设置，所述三个相邻侧边包括相对的两个列选侧边和一个行选侧边。

可选地，所述图像传感器中，在所述硅片上，所述帧缓存电路的面积大于所述模拟处理电路的面积，所述帧缓存电路的面积大于所述数字处理电路的面积。

可选地，所述图像传感器中的所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为一帧图像的行缓存信号，以获取并发送帧缓存信号至所述数字处理电路；

可选地，所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为多个行缓存信号，以获取并分别发送每个行缓存信号至所述数字处理电路。

如上所述，本申请提供的基于背照式工艺的图像传感器，通过增加帧缓存电路用于临时缓存模拟处理电路逐行量化后的信号，可以提高模拟处理电路量化的速度，不影响数字处理电路处理信号的时间，进而大大缩短整帧图像的量化窗口，实现高帧率量化，达到类似全局快门的图像效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的基于背照式工艺的图像传感器的结构示意图一。

图2为本申请一实施例的基于背照式工艺的图像传感器的结构示意图二。

图3为本申请一实施例的基于背照式工艺的图像传感器的结构示意图三。

图4为本申请一实施例的帧缓存电路和数字处理电路时序示意图一。

图5为本申请一实施例的帧缓存电路和数字处理电路时序示意图二。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一方面，本申请提供一种基于背照式工艺的图像传感器。图1为本申请一实施例的基于背照式工艺的图像传感器的结构示意图一。

请参阅图1，在一实施例中，图像传感器包括：像素阵列10、模拟处理电路20、数字处理电路30和帧缓存电路40。

模拟处理电路20与像素阵列10连接，用于将像素阵列10逐行曝光后的像素信号量化读取，以获取行量化信号。帧缓存电路40与模拟处理电路20连接，用于将行量化信号逐行缓存为行缓存信号。数字处理电路30与帧缓存电路40 连接，用于处理行缓存信号。

示例性地，帧缓存电路40为实现帧缓冲的缓存电路，能够缓存模拟处理电路20量化后的图像信号，由数字处理电路30在空闲时随时读取处理。增加帧缓存电路40可以使模拟处理电路20能够快速对整帧的像素信号进行逐行量化，而和数字处理电路30处理量化数据所需要的时间无关，从而缩短量化窗口时间，提高图像传感器的图像处理速度。

通过增加帧缓存电路40用于临时缓存模拟处理电路20逐行量化后的信号，可以提高模拟处理电路20量化的速度，不影响数字处理电路30处理信号的时间，进而大大缩短整帧图像的量化窗口，实现高帧率量化，达到类似全局快门的图像效果。

在一实施例中，图像传感器中的模拟处理电路20包括互相连接的行驱动单元和量化单元，行驱动单元用于将每行像素的感光电压驱动输出至量化单元，以使量化单元对感光电压进行量化读取。

模拟处理电路20负责将像素逐行曝光后的电压信号进行放大、降噪、量化等。示例性地，行驱动单元可以将像素感应的电荷经过放大转移，驱动输出感光电压，由量化单元进一步量化读取，对应像素的电荷形成量化的感光数据。

图2为本申请一实施例的基于背照式工艺的图像传感器的结构图示意图二。

请参阅图2，在一实施例中，图像传感器中的组织成行及列的像素阵列10 矩形设置于硅片的中心，模拟处理电路20、数字处理电路30和帧缓存电路40 设置于像素阵列10的侧边。

像素阵列10可以成行及成列地在硅片上形成一个矩形阵列，作为图像传感器的感光窗口。将像素阵列10设置在硅片中心，朝向需要感光的方向收集光线。硅片的中央位置既方便工艺制作，也能够完整和全面地感应镜头聚焦的光线。

模拟处理电路20、数字处理电路30和帧缓存电路40设置于像素阵列10的侧边，在硅片内可以通过金属线连接，片内每秒传输帧数可以达到100FPS左右。

请继续参阅图2，在一实施例中，图像传感器中的模拟处理电路20在硅片上的设置方式为：与像素阵列10的至少两个相邻侧边邻接。

模拟处理电路20通过向像素阵列10行侧边输入行选信号，每次打开像素阵列10的一行像素，由模拟处理电路20从像素阵列10的列选侧边每次读出至少一列中对应的像素电荷进行处理。图2中示出两个相邻侧边。

请继续参阅图2，在一实施例中，图像传感器中的帧缓存电路40在硅片上的设置方式为：与模拟处理电路20具有至少一邻接侧边。

模拟处理电路20需要将逐行量化的图像信号发送至帧缓存电路40进行暂存。模拟处理电路20与帧缓存电路40相邻设置，可以通过片内金属互连线直接连接，缩短连接距离，加快信息传输和处理速度。图2中示出帧缓存电路40 与模拟处理电路20具有两个邻接侧边。

请继续参阅图2，在一实施例中，图像传感器中的数字处理电路30在硅片上的设置方式为：与帧缓存电路40具有至少一邻接侧边。

数字处理电路30可以从帧缓存电路40中读取缓存的量化信号进行处理。数字处理电路30与帧缓存电路40相邻设置，可以通过片内金属互连线直接连接，缩短连接距离，加快信息传输和处理速度。图2中示出两个邻接侧边。

请继续参阅图2，在一实施例中，图像传感器中的数字处理电路30在硅片上的设置方式为：与模拟处理电路20具有至少一邻接侧边。

由于数字处理电路30需先将预曝光行地址数字信号、采样行地址数字信号、预曝光行传输数字信号和采样行传输数字信号转换为预曝光行地址模拟信号、采样行地址模拟信号、预曝光行传输模拟信号和采样行传输模拟信号，并基于上述模拟信号以及锁存地址模拟信号输出可以控制像素电路中传输晶体管栅极的传输控制信号，进而选通每行像素，因此将数字处理电路30与模拟处理电路 20邻接设置，并通过片内金属互连线直接连接，可以缩短连接距离，以提供片内高速的信息传输和处理。

可选地，数字处理电路30的至少一侧设置在硅片边缘。

由于数字处理电路30需要将处理后的像素信号通过数据接口传输出去，可基于需求选择并行输出或串行输出数据，因此将数字处理电路30设置在硅片的边缘，方便设置数据接口。

图2中示出数字处理电路30与模拟处理电路20具有一邻接侧边地设置在硅片上，一侧设置在硅片边缘。

图3为本申请一实施例的基于背照式工艺的图像传感器的结构图示意图三。

请参阅图3，在一实施例中，图像传感器中的模拟处理电路20邻接于像素阵列10的三个相邻侧边设置，三个相邻侧边包括相对的两个列选侧边和一个行选侧边。

模拟处理电路20直接连接或走线连接像素阵列10相对的两个列选侧边时，模拟处理电路20能够通过一次行选信号同时量化读取两列像素信号，可以实现多行同时读出、加速量化。

请结合参阅图2和图3，在一实施例中，在硅片上，帧缓存电路40的面积大于模拟处理电路20的面积，帧缓存电路40的面积大于数字处理电路30的面积。

帧缓存电路40面积越大，就能够缓存越多的量化数据，从而使模拟处理电路20和数字处理电路30摆脱信号处理速度差异造成的牵制，大幅提高图像传感器的图像处理速度。

图4为本申请一实施例的帧缓存电路和数字处理电路时序示意图一。

可选地，图像传感器中的帧缓存电路40将一帧图像的行量化信号逐行缓存为一帧图像的行缓存信号，以获取并发送帧缓存信号至数字处理电路30。

请参考图4，在一种示例性的实施例中，帧缓存电路40每缓存一帧完整的图像后，与数字处理电路30对一帧图像信息整体读出进行处理。

图5为本申请一实施例的帧缓存电路和数字处理电路时序示意图二。

可选地，帧缓存电路40将一帧图像的行量化信号逐行缓存为多个行缓存信号，以获取并分别发送每个行缓存信号至数字处理电路30。在这种方式下，可以使数字处理电路30逐帧读出。

请参考图5，在一种示例性的实施例中，帧缓存电路40每次缓存一行图像信号，数字处理电路30同步逐行读出，每次单独读出一行图像信号进行处理。在这种方式下，对图像信号逐行读出，可以时帧缓存电路40和数字处理电路30 分别同步进行处理工作。

如上所述，本申请提供的基于背照式工艺的图像传感器，通过增加帧缓存电路用于临时缓存模拟处理电路逐行量化后的信号，可以提高模拟处理电路量化的速度，不影响数字处理电路处理信号的时间，进而大大缩短整帧图像的量化窗口，实现高帧率量化，达到类似全局快门的图像效果，且具有电路设计简单，噪声小的优点。

在本申请提供的智能终端和计算机可读存储介质的实施例中，可以包含任一上述方法实施例的全部技术特征，说明书拓展和解释内容与上述方法的各实施例基本相同，在此不再做赘述。

本申请实施例还提供一种计算机程序产品，计算机程序产品包括计算机程序代码，当计算机程序代码在计算机上运行时，使得计算机执行如上各种可能的实施方式中的方法。

本申请实施例还提供一种芯片，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行计算机程序，使得安装有芯片的设备执行如上各种可能的实施方式中的方法。

可以理解，上述场景仅是作为示例，并不构成对于本申请实施例提供的技术方案的应用场景的限定，本申请的技术方案还可应用于其他场景。例如，本领域普通技术人员可知，随着系统架构的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。

本申请实施例设备中的单元可以根据实际需要进行合并、划分和删减。

在本申请中，对于相同或相似的术语概念、技术方案和/或应用场景描述，一般只在第一次出现时进行详细描述，后面再重复出现时，为了简洁，一般未再重复阐述，在理解本申请技术方案等内容时，对于在后未详细描述的相同或相似的术语概念、技术方案和/或应用场景描述等，可以参考其之前的相关详细描述。

在本申请中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本申请技术方案的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本申请记载的范围。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种基于背照式工艺的图像传感器，其特征在于，包括：像素阵列、模拟处理电路、数字处理电路和帧缓存电路；

所述模拟处理电路与所述像素阵列连接，能够将所述像素阵列逐行曝光后的像素信号量化读取，以获取行量化信号；

所述帧缓存电路与所述模拟处理电路连接，能够将所述行量化信号逐行缓存为行缓存信号；

所述数字处理电路与所述帧缓存电路连接，能够处理所述行缓存信号。

2.如权利要求1所述的图像传感器，其特征在于，所述模拟处理电路包括互相连接的行驱动单元和量化单元，所述行驱动单元能够将每行像素的感光电压驱动输出至所述量化单元，所述量化单元能够对所述感光电压进行量化读取。

3.如权利要求1所述的图像传感器，其特征在于，组织成行及列的所述像素阵列矩形设置于硅片的中心，所述模拟处理电路、数字处理电路和帧缓存电路设置于所述像素阵列的侧边。

4.如权利要求3所述的图像传感器，其特征在于，所述模拟处理电路与所述像素阵列的至少两个相邻侧边邻接地设置在所述硅片上。

5.如权利要求4所述的图像传感器，其特征在于，所述帧缓存电路与所述模拟处理电路具有至少一邻接侧边地设置在所述硅片上。

6.如权利要求5所述的图像传感器，其特征在于，所述数字处理电路与所述帧缓存电路具有至少一邻接侧边地设置在所述硅片上。

7.如权利要求3所述的图像传感器，其特征在于，所述数字处理电路与所述模拟处理电路具有至少一邻接侧边地设置在所述硅片上；

和/或，所述数字处理电路的至少一侧设置在所述硅片边缘。

8.如权利要求3所述的图像传感器，其特征在于，所述模拟处理电路邻接于所述像素阵列的三个相邻侧边设置，所述三个相邻侧边包括相对的两个列选侧边和一个行选侧边。

9.如权利要求3所述的图像传感器，其特征在于，在所述硅片上，所述帧缓存电路的面积大于所述模拟处理电路的面积，所述帧缓存电路的面积大于所述数字处理电路的面积。

10.如权利要求1-9任一项所述的图像传感器，其特征在于，所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为一帧图像的行缓存信号，以获取并发送帧缓存信号至所述数字处理电路；

和/或，所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为多个行缓存信号，以获取并分别发送每个行缓存信号至所述数字处理电路。

Images