CN217718991U - 像素电路及显示装置 - Google Patents

Abstract

本申请提供了一种像素电路及显示装置，像素电路包括：电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于第一扫描信号端的第一扫描信号，输出驱动电流到第一输出节点；时间控制电路分别连接第二数据信号端、第二扫描信号端、第一信号和第二信号、发光控制信号端、第一输出节点和第二输出节点，配置为响应于第二扫描信号端的第二扫描信号，并接收驱动电流以及根据选择的第一信号和/或第二信号将驱动电流通过第二输出节点输出；以及发光元件分别连接第二输出节点及第二电压端，配置为根据驱动电流发光，通过调节驱动电流的大小和占空比，控制发光元件亮度，解决亮度均一性、色坐标漂移的问题。

Description

像素电路及显示装置

技术领域

本实用新型涉及液晶显示技术领域，提供了一种像素电路及显示装置。

背景技术

Micro LED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin Film Transistor,TFT)和一个存储电容Cs来实现驱动发光元件Micro LED发光的基本功能。该两个薄膜晶体管包括一个驱动晶体管和一个开关晶体管。例如，通过对薄膜晶体管和存储电容的控制，实现对流过Micro LED的电流大小的控制，从而使MicroLED根据需要的灰阶发光。在实际应用中，MiniLED/MicroLED效率、光谱会随着驱动电流变化而变化，特别是在低电流驱动情况下，MiniLED、MicroLED均一性会急速下降，影响显示效果。

因此，有必要对现有像素电路及显示装置加以改进。

实用新型内容

鉴于现有技术中存在的上述技术问题，本申请提供了一种像素电路包括：电流控制电路、时间控制电路及发光元件，电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于第一扫描信号端的第一扫描信号，根据第一数据信号端的第一数据信号和第一电压端的第一电压信号，输出驱动电流到第一输出节点；时间控制电路分别连接第二数据信号端、第二扫描信号端、第一信号和第二信号、发光控制信号端、第一输出节点和第二输出节点，配置为响应于第二扫描信号端的第二扫描信号，根据第二数据信号端的第二数据信号及发光控制信号端的发光控制信号选择第一信号和/或第二信号，并接收驱动电流以及根据选择的第一信号和/或第二信号将驱动电流通过所述第二输出节点输出；以及发光元件分别连接第二输出节点及第二电压端，配置为根据驱动电流发光。

可选地，时间控制电路包括：时间数据控制电路、选择电路、开关电路及发光控制电路，时间数据控制电路被配置为与第二数据信号端、发光控制信号端相连接，并能够响应于第一信号和/或第二信号，输出时间数据控制信号；选择电路分别与时间数据控制电路及开关电路相连接，并能够响应于时间数据控制信号，控制开关电路的开关，发光控制电路分别与发光元件及开关电路相连接，能够接收发光控制信号，并控制开关电路的打开/关闭。

可选地，时间数据控制电路包括：第七晶体管、第八晶体管、第九晶体管及第二电容，第七晶体管的栅极与第二扫描信号端相连接，第七晶体管的第一端与第二电容的第二端相连接，第七晶体管的第二端与第二数据信号端相连接；第二电容的第一端分别与第八晶体管的第二端及第九晶体管的第二端相连接，第二电容的第二端与选择电路的输入端相连接；第八晶体管的栅极与第二扫描信号端相连接，第八晶体管的第一端被配置为接收第一信号，第九晶体管的第一端被配置为接收第二信号，第九晶体管的栅极被配置为接收发光控制信号。

可选地，选择电路包括：第五晶体管及第六晶体管，第五晶体管及第六晶体管的栅极与时间数据控制电路的输出端相连接，第五晶体管的第一端与第三电压端相连接，第五晶体管的第二端分别与开关电路的输入端及第六晶体管的第一端相连接，第六晶体管的第二端与第四电压端相连接。

可选地，开关电路包括第三晶体管，第三晶体管的栅极与选择电路的输出端相连接，第三晶体管的第一端与第一输出节点相连接，第三晶体管的第二端与发光控制电路相连接。

可选地，发光控制电路包括第四晶体管，第四晶体管的栅极被配置为接收发光控制信号，第四晶体管的第一端与第三晶体管的第二端相连接，第四晶体管的第二端与发光元件的第一端相连接。

可选地，像素电路还包括第十晶体管，所述第十晶体管的第一端与所述第三晶体管的第二端相连接，所述第十晶体管的栅极被配置为接收第三信号，所述第十晶体管的第二端用于输出第四信号。

可选地，第二信号的波形为三角波。

可选地，第二信号单调递增。

为了实现上述发明目的，本申请还提供了一种显示装置，其应用了上文所述的像素电路。

综上所述，本申请提供了一种像素电路，其能够通过调节流经发光元件的驱动电流的大小和时间，控制发光元件的亮度，以解决高低灰阶下特性不同，特别是低灰阶下亮度均一性、色坐标漂移的问题。

附图说明

图1为现有技术中2T1C像素电路的电路结构示意图；

图2为本申请的实施例中提供的像素电路的电路结构示意图；

图3为本申请的实施例中提供的像素电路的时序逻辑图；

图4为本申请的实施例中提供的像素电路的时序逻辑图；

图5为本申请的实施例中提供的另一像素电路的电路结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

Micro LED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin Film Transistor,TFT)和一个存储电容Cs来实现驱动发光元件Micro LED发光的基本功能。该两个薄膜晶体管包括一个驱动晶体管和一个开关晶体管。例如，通过对薄膜晶体管和存储电容的控制，实现对流过Micro LED的电流大小的控制，从而使MicroLED根据需要的灰阶发光，具体地，如图1所示，2T1C像素电路包括：第一晶体管T1、第二晶体管T2、电容C及发光元件10，第一晶体管T1的第一端被配置为与第一数据信号端Vdata相连接，第一晶体管T1的第二端分别与电容C的第一端及第二晶体管T2的栅极相连接，第一晶体管T1的栅极被配置为与第一扫描信号端Gate1相连接，电容C的第二端及第二晶体管T2的第一端与第一电压端VDD相连接，第二晶体管T2的第二端与发光元件10的第一端相连接，发光元件10的第二端与第二电压端VSS相连接，当第一晶体管T1打开时，第一数据信号端的电压V写入电容C并保存，流经LED的电流I与该电压V成正比，具体地，电流I正比于(V-VDD-Vth)^(1/2)，由于发光元件的特性会随着电流I变化，且电流I与TFT的Vth相关，由于Vth空间不均一，给驱动带来诸多不确定性。

为了解决上述技术问题，本申请提供了一种像素电路，如图2所示，该像素电路包括电流控制电路100、时间控制电路200和发光元件300。像素电路例如用于Micro LED显示装置的子像素或像素单元。电流控制电路100分别连接第一数据信号端Vdata1、第一电压端VDD、第一扫描信号端Gate1和第一输出节点Q1，配置为响应于第一扫描信号端Gate1的第一扫描信号，根据第一数据信号端Dataa的第一数据信号和第一电压端VDD的第一电压信号，输出驱动电流到第一输出节点Q1(例如，控制输出到第一输出节点Q1的驱动电流的电流大小)。例如，第一数据信号端Dataa为显示数据信号端，第一数据信号为显示数据信号。例如，电流控制电路100在工作时可以通过第一输出节点Q1向时间控制电路200提供驱动电流，以进一步向发光元件300提供驱动电流，使得发光元件300可以根据驱动电流的大小发光。时间控制电路200分别连接第二数据信号端Dataw、第二扫描信号端Gatew、发光控制信号端Em、第一信号Ref1和第二信号Ref2、第一输出节点Q1和第二输出节点Q2，配置为响应于第二扫描信号端Gatew的第二扫描信号，根据第二数据信号端Dataw的第二数据信号及发光控制信号端Em的发光控制信号选择第一信号Ref1和/或第二信号Ref2，并接收驱动电流以及根据选择的第一信号Ref1和/或第二信号Ref2将驱动电流通过第二输出节点Q2输出(例如控制驱动电流通过第二输出节点Q2输出的时间)。例如，第二数据信号端Vdataw为时间数据信号端，第二数据信号为时间数据信号。例如，时间控制电路200可以接收第一输出节点Q1的驱动电流，并将驱动电流通过第二输出节点Q2提供给发光元件300，使得发光元件300在接收到驱动电流的时间内根据驱动电流的大小发光。例如，时间控制电路200在工作时可以根据第二信号Ref2，控制驱动电流的通过时间，从而使发光元件300在相应时间内接收驱动电流并发光，而在其他时间内由于不能接收驱动电流而不发光，进而控制发光元件300的亮度。

发光元件300分别连接第二输出节点Q2和第二电压端VSS，配置为根据驱动电流的电流大小和接收到驱动电流的时间发光。例如，当时间控制电路200开启并将来自电流控制电路100(第一输出节点Q1)的驱动电流提供给发光元件300时，发光元件300根据该驱动电流的大小而发光；当第二信号Ref2使时间控制电路200关闭时，发光元件300由于不能接收驱动电流而不发光。例如，发光元件300可以采用发光二极管，例如Micro LED。上述工作方式通过电流大小和发光时间共同控制发光元件300发光以实现相应的灰阶。例如，电流控制电路100、时间控制电路200、发光元件300连接在第一电压端VDD和第二电压端VSS之间，用于提供驱动电流的电流路径。需要说明的是，本公开的实施例中，电流控制电路100、时间控制电路200、发光元件300在第一电压端VDD和第二电压端VSS之间的连接顺序不受限制，可以为任意的连接顺序，只要能提供从第一电压端VDD至第二电压端VSS的电流路径即可。例如，第一电压端VDD配置为保持输入直流高电平信号，将该直流高电平称为第一电压信号；第二电压端VSS配置为保持输入直流低电平信号，例如接地，将该直流低电平称为第二电压信号。以下各实施例与此相同，不再赘述。

例如，第一数据信号端Vdataa和第二数据信号端Vdataw可以连接到相同的信号线，配置为在不同的时刻分别接收第一数据信号和第二数据信号，即进行分时复用，从而可以减少信号线的数量。当然，本公开的实施例不限于此，第一数据信号端Vdataa和第二数据信号端Vdataw也可以连接到不同的信号线，从而使得第一数据信号和第二数据信号可以同时接收且互不影响。

其中，电流控制电路100包括：第一晶体管T1、第二晶体管T2及第一电容C1，其与图1中示出的2T1C电路工作原理相同，在此不再赘述。

具体地，继续参考图2，时间控制电路200包括：时间数据控制电路210、选择电路220及开关电路230及发光控制电路240，时间数据控制电路210被配置为与第二数据信号端Vdataw、发光控制信号端Em相连接，并能够响应于第一信号Ref1和/或第二信号Ref2，输出时间数据控制信号；选择电路220分别与时间数据控制电路210及开关电路230相连接，并能够响应于时间数据控制信号，控制开关电路230的开关，发光控制电路240分别与发光元件300及开关电路230相连接，能够接收发光控制信号，并控制开关电路230与发光元件300之间的电流路径的通断。

可选地，时间数据控制电路210包括：第七晶体管T7、第八晶体管T8、第九晶体管T9及第二电容C2，第七晶体管T7的栅极与第二扫描信号端Gatew相连接，第七晶体管T7的第一端与第二电容C2的第二端相连接，第七晶体管T7的第二端与第二数据信号端Vdataw相连接；第二电容C2的第一端分别与第八晶体管T8的第二端及第九晶体管T9的第二端相连接，第二电容C2的第二端与选择电路220的输入端相连接；第八晶体管T8的栅极与第二扫描信号端Gatew相连接，第八晶体管T8的第一端被配置为接收第一信号Ref1，第九晶体管T9的第一端被配置为接收第二信号Ref2，第九晶体管T9的栅极被配置为接收发光控制信号。

可选地，选择电路220包括第五晶体管T5及第六晶体管T6，第五晶体管T5及第六晶体管T6的栅极与时间数据控制电路210的输出端相连接，第五晶体管T5的第一端与第三电压端VDD1相连接，第五晶体管T5的第二端分别与开关电路230的输入端及第六晶体管T6的第一端相连接，第六晶体管的第二端与第四电压端VSS1相连接。

可选地，开关电路230包括第三晶体管T3，第三晶体管T3的栅极与选择电路220的输出端相连接，第三晶体管T3的第一端与第一输出节点相连接，第三晶体管T3的第二端与发光控制电路240相连接。

可选地，发光控制电路240包括第四晶体管T4，第四晶体管T4的栅极被配置为接收发光控制信号，第四晶体管T4的第一端与第三晶体管T3的第二端相连接，第四晶体管T4的第二端与发光元件300的第一端相连接。

下面结合图3，说明其工作原理为：

在T1时段，响应于第二扫描信号Gatew，第七晶体管T7及第八晶体管T8打开，第二数据信号写入N2节点，第一信号Ref1写入N1节点，第二电容C2两端电压差保持为Dataw-Ref1。

在T2时段，第二电容C2两端电压差保持不变。

在T3时段，响应于发光控制信号Em，第九晶体管T9导通，第二信号Ref2写入N1节点，N2节点的电压随第二信号Ref2的变化而相应变化，使得第五晶体管T5及第六晶体管T6轮番导通，进而使得第三晶体管T3栅极的电压在VDD1及VSS1之间切换，换言之，本实施例所提供的像素电路，通过第二信号Ref2调整N2的电压，进而控制开关电路230的开关时间，控制发光元件300点亮时间的占空比，从而控制发光元件300的亮度，以解决高低灰阶下特性不同，特别是低灰阶下亮度均一性、色坐标漂移的问题。

可选地，如图3和图4所示，第二信号Ref2的波形可以为锯齿波、单调递增的线性波形或其它可以实现第三晶体管T3开关时间连续可调的波形。

可选地，应用本实施例提供的像素电路，可以于出厂前通过光学补偿进行均一性补偿。

可选地，如图5所示，本申请还提供了一种像素电路，其与像素电路的区别在于，还包括第十晶体管T10，第十晶体管T10的第一端与第三晶体管T3的第二端相连接，第十晶体管T10的栅极被配置为接收第三信号Gatepick，第十晶体管T10的第二端用于输出第四信号Datapick，当发光元件300点亮时，能够根据发光元件300的目标电流、占空比给出相应的Dataa及Dataw。

另外，在应用此像素电路2进行测试时，可以通过设置与第九晶体管T9的栅极不同的发光控制信号使得第四晶体管T4全程关闭，正常显示时，则可以将第四晶体管T4及第九晶体管T9配置为接收同一发光控制信号。

可选地，应用本申请提供的像素电路1或像素电路2，可以实现显示面板的巨量Repair。

本实用新型的技术内容及技术特征已揭示如上，然后熟悉本领域的技术人员仍可基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰，因此，本实用新型保护范围不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请的权利要求所涵盖。

Claims (10)

1.一种像素电路，其特征在于，包括：电流控制电路、时间控制电路及发光元件，所述电流控制电路分别连接第一数据信号端、第一电压端、第一扫描信号端和第一输出节点，配置为响应于所述第一扫描信号端的所述第一扫描信号，根据所述第一数据信号端的所述第一数据信号和所述第一电压端的第一电压信号，输出驱动电流到所述第一输出节点；

所述时间控制电路分别连接第二数据信号端、第二扫描信号端、第一信号和第二信号、发光控制信号端、第一输出节点和第二输出节点，配置为响应于所述第二扫描信号端的所述第二扫描信号，根据所述第二数据信号端的第二数据信号及所述发光控制信号端的发光控制信号选择第一信号和/或第二信号，并接收驱动电流以及根据选择的所述第一信号和/或所述第二信号将驱动电流通过所述第二输出节点输出；以及

所述发光元件分别连接所述第二输出节点及第二电压端，配置为根据所述驱动电流发光。

2.根据权利要求1所述的像素电路，其特征在于，所述时间控制电路包括：

时间数据控制电路、选择电路、开关电路及发光控制电路，所述时间数据控制电路被配置为与第二数据信号端、发光控制信号端相连接，并能够响应于所述第一信号和/或所述第二信号，输出时间数据控制信号；所述选择电路分别与所述时间数据控制电路及所述开关电路相连接，并能够响应于所述时间数据控制信号，控制所述开关电路的开关，所述发光控制电路分别与所述发光元件及所述开关电路相连接，能够接收发光控制信号，并控制所述开关电路的打开/关闭。

3.根据权利要求2所述的像素电路，其特征在于，所述时间数据控制电路包括：

第七晶体管、第八晶体管、第九晶体管及第二电容，所述第七晶体管的栅极与所述第二扫描信号端相连接，所述第七晶体管的第一端与所述第二电容的第二端相连接，所述第七晶体管的第二端与所述第二数据信号端相连接；所述第二电容的第一端分别与所述第八晶体管的第二端及所述第九晶体管的第二端相连接，所述第二电容的第二端与所述选择电路的输入端相连接；所述第八晶体管的栅极与所述第二扫描信号端相连接，所述第八晶体管的第一端被配置为接收所述第一信号，所述第九晶体管的第一端被配置为接收所述第二信号，所述第九晶体管的栅极被配置为接收所述发光控制信号。

4.根据权利要求3所述的像素电路，其特征在于，所述选择电路包括：

第五晶体管及第六晶体管，所述第五晶体管及所述第六晶体管的栅极与所述时间数据控制电路的输出端相连接，所述第五晶体管的第一端与第三电压端相连接，所述第五晶体管的第二端分别与所述开关电路的输入端及所述第六晶体管的第一端相连接，所述第六晶体管的第二端与第四电压端相连接。

5.根据权利要求4所述的像素电路，其特征在于，所述开关电路包括第三晶体管，所述第三晶体管的栅极与所述选择电路的输出端相连接，所述第三晶体管的第一端与所述第一输出节点相连接，所述第三晶体管的第二端与所述发光控制电路相连接。

6.根据权利要求5所述的像素电路，其特征在于，所述发光控制电路包括第四晶体管，所述第四晶体管的栅极被配置为接收所述发光控制信号，所述第四晶体管的第一端与所述第三晶体管的第二端相连接，所述第四晶体管的第二端与所述发光元件的第一端相连接。

7.根据权利要求6所述的像素电路，其特征在于，还包括第十晶体管，所述第十晶体管的第一端与所述第三晶体管的第二端相连接，所述第十晶体管的栅极被配置为接收第三信号，所述第十晶体管的第二端用于输出第四信号。

8.根据权利要求1-7中任一项所述的像素电路，其特征在于，所述第二信号的波形为三角波。

9.根据权利要求1-7中任一项所述的像素电路，其特征在于，所述第二信号单调递增。

10.一种显示装置，其特征在于，应用权利要求1所述的像素电路。

Images