CN217718009U - 高速运放测试电路 - Google Patents
高速运放测试电路 Download PDFInfo
- Publication number
- CN217718009U CN217718009U CN202221629796.3U CN202221629796U CN217718009U CN 217718009 U CN217718009 U CN 217718009U CN 202221629796 U CN202221629796 U CN 202221629796U CN 217718009 U CN217718009 U CN 217718009U
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- inverting input
- resistor
- auxiliary
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请提供了一种高速运放测试电路,包括被测运算放大器、辅助运放环路、第一补偿电路和第二补偿电路,其中,第一补偿电路与被测运算放大器的反相输入端连接;第二补偿电路与被测运算放大器的同相输入端连接;被测运算放大器、第一补偿电路以及第二补偿电路与所述辅助运放环路连接。本申请提供的高速运放测试电路消除了失调电流对失调电压测试的影响。
Description
技术领域
本申请涉及集成电路测试领域,特别是涉及一种高速运放测试电路。
背景技术
随着集成电路技术的发展,对运算放大器的参数测试产生了更多需求。
传统的运算放大器测试电路在测试高速运放时,被测器件的自激振荡现象会导致高速运放的测试结果错误。另外,高速运放具有输入失调电流较大的特点,传统的运算放大器测试电路在测试高速运放的失调电压参数时,不能有效消除失调电流对失调电压测试的影响。
实用新型内容
基于此,有必要提供一种高速运放测试电路,以消除失调电流对失调电压测试的影响。
一种高速运放测试电路,包括:被测运算放大器、辅助运放环路、第一补偿电路和第二补偿电路,其中,
所述第一补偿电路与所述被测运算放大器的反相输入端连接;
所述第二补偿电路与所述被测运算放大器的同相输入端连接;
所述被测运算放大器、所述第一补偿电路以及所述第二补偿电路与所述辅助运放环路连接。
在一个实施例中,所述第一补偿电路包括:第一运算放大器、第二运算放大器,其中,
所述第一运算放大器的同相输入端与所述被测运算放大器的反相输入端连接;
所述第二运算放大器的同相输入端与所述辅助运放环路的输出端连接。
在一个实施例中,所述第一补偿电路还包括:第一电阻、第一电容以及第一偏置电阻,其中,
所述第一电阻的第一端与所述第一运算放大器的反相输入端、以及所述第一运算放大器的输出端连接,所述第一电阻的第二端与所述第二运算放大器的反相输入端连接;
所述第一电容的第一端与所述第一电阻的第二端、以及所述第二运算放大器的反相输入端连接,所述第一电容的第二端与所述第二运算放大器的输出端连接;
所述第一偏置电阻的第一端与所述第二运算放大器的输出端、以及所述第一电容的第二端连接,所述第一偏置电阻的第二端与所述第一运算放大器的同相输入端、以及所述被测运算放大器的反相输入端连接。
在一个实施例中,所述辅助运放环路包括:第一输入电阻,所述第一输入电阻的第一端与所述第二运算放大器的同相输入端连接,所述第一输入电阻的第二端接地。
在一个实施例中,所述第二补偿电路包括:第三运算放大器、第四运算放大器,其中,
所述第三运算放大器的同相输入端与所述被测运算放大器的同相输入端连接;
所述第四运算放大器的同相输入端与所述辅助运放环路连接。
在一个实施例中,所述第二补偿电路还包括:第二电阻、第二电容以及第二偏置电阻,其中,
所述第二电阻的第一端与所述第三运算放大器的反相输入端、以及所述第三运算放大器的输出端连接,所述第二电阻的第二端与所述第四运算放大器的反相输入端连接;
所述第二电容的第一端与所述第二电阻的第二端、以及所述第四运算放大器的反相输入端连接,所述第二电容的第二端与所述第四运算放大器的输出端连接;
所述第二偏置电阻的第一端与所述第四运算放大器的输出端、以及所述第二电容的第二端连接,所述第二偏置电阻的第二端与所述第三运算放大器的同相输入端、以及所述被测运算放大器的同相输入端连接。
在一个实施例中,所述辅助运放环路还包括:第二输入电阻,所述第二输入电阻的第一端与所述第四运算放大器的同相输入端连接,所述第二输入电阻的第二端接地。
在一个实施例中,所述电路还包括:第五运算放大器,所述第五运算放大器的反相输入端与所述第一运算放大器的反相输入端、所述第一运算放大器的输出端、以及所述第一电阻的第一端连接,所述第五运算放大器的同相输入端与所述第一电容的第二端、所述第一偏置电阻的第一端、以及所述第二运算放大器的输出端连接。
在一个实施例中,所述电路还包括:
第六运算放大器,所述第六运算放大器的反相输入端与所述第三运算放大器的反相输入端、所述第三运算放大器的输出端、以及所述第二电阻的第一端连接,所述第六运算放大器的同相输入端与所述第二电容的第二端、所述第二偏置电阻的第一端、以及所述第四运算放大器的输出端连接。
在一个实施例中,所述辅助运放环路还包括:辅助运算放大器、和参考电阻,其中,
所述参考电阻的第一端外接参考电压,所述参考电阻的第二端与所述辅助运算放大器的反相输入端连接;
所述辅助运算放大器的同相输入端与所述被测运算放大器的输出端连接。
上述高速运放测试电路包括:被测运算放大器、辅助运放环路、第一补偿电路和第二补偿电路,其中,所述第一补偿电路与所述被测运算放大器的反相输入端连接;所述第二补偿电路与所述被测运算放大器的同相输入端连接;所述被测运算放大器、所述第一补偿电路以及所述第二补偿电路与所述辅助运放环路连接。相比于目前高速运放的测试电路中偏置电流流过输入电阻,产生不同压降,从而对失调电压的测试造成影响,本申请中通过第一补偿电路和第二补偿电路为被测运算放大器提供偏置电流,使偏置电流不会流过输入电阻,从而消除失调电流对失调电压测试的影响。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请一实施例中高速运放测试电路的电路示意图。
图2为本申请一实施例中高速运放测试电路的电路示意图。
图3为传统环路测试中失调电压参数的测试原理图。
图4为传统环路测试中失调电流参数的测试原理图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施的限制。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
如图1所示,本申请提供了一种高速运放测试电路10。高速运放测试电路10包括被测运算放大器(DUT、Device Under Test,被测设备)100、辅助运放环路130、第一补偿电路110和第二补偿电路120。第一补偿电路110与被测运算放大器100的反相输入端连接。第二补偿电路120与被测运算放大器100的同相输入端连接。被测运算放大器100、第一补偿电路110以及第二补偿电路120与辅助运放环路130连接。
可以理解,图1中除去被测运算放大器100、第一补偿电路110和第二补偿电路120的剩余部分皆为辅助运放环路130。辅助运放环路130为一种可以用来对运算放大器各种直流参数进行测试的电路。第一补偿电路110接入被测运算放大器100的反相输入端,第二补偿电路120接入被测运算放大器100的同相输入端,第一补偿电路110和第二补偿电路120与被测运算放大器100作为一个整体接入辅助运放环路130中,使得辅助运放环路130可以测量被测运算放大器100的直流参数同时,提升环路稳定性,使得高速运放在辅助运放环路130中不易产生自激振荡,从而获得正确的测试结果。
本申请实施例提供的高速运放测试电路10,通过第一补偿电路110和第二补偿电路120为被测运算放大器100提供偏置电流,使偏置电流不会流过输入电阻,从而消除失调电流对失调电压测试的影响。
在一个实施例中,参见图1,第一补偿电路110包括第一运算放大器OPA1、第二运算放大器OPA2。第一运算放大器OPA1的同相输入端与被测运算放大器100的反相输入端连接。第二运算放大器OPA2的同相输入端与辅助运放环路130的输出端连接。辅助运放环路130的输出端可以为图1中测量点3。
其中,被测运算放大器100的反相输入端连接至第一运算放大器OPA1的同相输入端,在高速运放测试电路10稳定时,第一运算放大器OPA1的同相输入端与反相输入端电压相等,因此,被测运算放大器100的反相输入端电压等于第一运算放大器OPA1的同相输入端电压,等于第一运算放大器OPA1的反相输入端电压。第二运算放大器OPA2的同相输入端与辅助运放环路130的输出端连接,第一补偿电路110与被测运算放大器100一起接入辅助运放环路130中,使得辅助运放环路130可以正常工作,对被测运算放大器100的失调电压进行测试。
在一个实施例中,第一补偿电路110还包括第一电阻111(R-)、第一电容112(C1)以及第一偏置电阻113(Rb1)。第一电阻111的第一端111a与第一运算放大器OPA1的反相输入端、以及第一运算放大器OPA1的输出端连接。第一电阻111的第二端111b与第二运算放大器OPA2的反相输入端连接。第一电容112的第一端112a与第一电阻111的第二端112b、以及第二运算放大器OPA2的反相输入端连接,第一电容112的第二端112b与第二运算放大器OPA2的输出端连接。第一偏置电阻113的第一端113a与第二运算放大器OPA2的输出端、以及第一电容112的第二端112b连接,第一偏置电阻113的第二端113b与第一运算放大器OPA1的同相输入端、以及被测运算放大器100的反相输入端连接。
其中,由于第二运算放大器OPA2的反相输入端与第一电容112均为高阻,因此第一电阻111的第一端111a与第二端111b两端电压相等,即第一运算放大器OPA1的反相输入端电压等于第二运算放大器OPA2的反相输入端电压。又因被测运算放大器100的反相输入端电压等于第一运算放大器OPA1的反相输入端电压,进而被测运算放大器100的反相输入端电压等于第二运算放大器OPA2的反相输入端电压。第二运算放大器OPA2的同相输入端和反相输入端电压相等,因此被测运算放大器100的反相输入端电压等于第二运算放大器OPA2的同相输入端。
本申请实施例通过设置第一电容112,使得第二运算放大器OPA2可以通过调节第一电容112的电容大小,控制被测运算放大器100传递函数中的极点的频率,以使环路增益衰减到0db以下,从而对高速运放测试电路10进行补偿,提升环路稳定性,使得高速运放在高速运放测试电路10中不易产生自激振荡,从而获得正确的测试结果。传递函数、极点频率、以及环路增益的计算方法参照常用的运放参数计算方法即可,本申请在此不做具体限定。
本申请实施例通过第一运算放大器OPA1、第二运算放大器OPA2的引入,使被测运算放大器100的反相输入端电压等于第二运算放大器OPA2的同相输入端,可以在提升高速运放测试电路10的测试稳定性的同时,不会对被测运算放大器100的参数测试引入误差影响。
在一个实施例中,参见图1,辅助运放环路130包括第一输入电阻RI-,第一输入电阻RI-的第一端与第二运算放大器OPA2的同相输入端连接,第一输入电阻RI-的第二端接地。
其中,被测运算放大器100的反相输入端电压等于第二运算放大器OPA2的同相输入端,也即被测运算放大器100的反相输入端电压等于第一输入电阻RI-的第一端电压。
因此本公开实施例并未对常用的辅助运放环路130中被测运算放大器100的反相输入端电压等于第一输入电阻RI-的第一端电压这一测试原理做出改变,使得第一补偿电路110与被测运算放大器100一起接入辅助运放环路130中时,辅助运放环路130可以正常对被测运算放大器100的失调电压进行测试,不会引入误差影响。
在一个实施例中,参见图1,第二补偿电路120包括第三运算放大器OPA3、第四运算放大器OPA4。第三运算放大器OPA3的同相输入端与被测运算放大器100的同相输入端连接。第四运算放大器OPA4的同相输入端与辅助运放环路130连接。
其中,被测运算放大器100的同相输入端连接至第三运算放大器OPA3的同相输入端,在高速运放测试电路10稳定时,第三运算放大器OPA3的同相输入端与反相输入端电压相等,因此,被测运算放大器100的同相输入端电压等于第三运算放大器OPA3的同相输入端电压,等于第三运算放大器OPA3的反相输入端电压。第四运算放大器OPA4的正输出端与辅助运放环路130连接,第二补偿电路120与被测运算放大器100一起接入辅助运放环路130中,使得辅助运放环路130可以正常工作,对被测运算放大器100的失调电压进行测试。
在一个实施例中,参见图1,第二补偿电路120还包括第二电阻121(R+)、第二电容122(C2)以及第二偏置电阻123(Rb2)。第二电阻121的第一端121a与第三运算放大器OPA3的反相输入端、以及第三运算放大器OPA3的输出端连接,第二电阻121的第二端121b与第四运算放大器OPA4的反相输入端连接。第二电容122的第一端122a与第二电阻121的第二端121b、以及第四运算放大器OPA4的反相输入端连接,第二电容122的第二端122b与第四运算放大器OPA4的输出端连接。第二偏置电阻123的第一端123a与第四运算放大器OPA4的输出端、以及第二电容122的第二端122b连接,第二偏置电阻123的第二端123b与第三运算放大器OPA3的同相输入端、以及被测运算放大器100的同相输入端连接。
其中,由于第四运算放大器OPA4的反相输入端与第二电容122均为高阻,因此第二电阻121的第一端121a与第二端121b两端电压相等,即第三运算放大器OPA3的反相输入端电压等于第四运算放大器OPA4的反相输入端电压。又因被测运算放大器100的同相输入端电压等于第三运算放大器OPA3的反相输入端电压,进而被测运算放大器100的同相输入端电压等于第四运算放大器OPA4的反相输入端电压。第四运算放大器OPA4的同相输入端和反相输入端电压相等,因此被测运算放大器100的反相输入端电压等于第四运算放大器OPA4的同相输入端。
本申请实施例通过设置第二电容122,使得第四运算放大器OPA4可以通过调节第二电容122的电容大小,控制被测运算放大器100传递函数中的极点的频率,以使环路增益衰减到0db以下,从而对高速运放测试电路10进行补偿,提升环路稳定性,使得高速运放在高速运放测试电路10中不易产生自激振荡,从而获得正确的测试结果。传递函数、极点频率、以及环路增益的计算方法参照常用的运放参数计算方法即可,本申请在此不做具体限定。
本申请实施例通过第三运算放大器OPA13第四运算放大器OPA4的引入,使被测运算放大器100的同相输入端电压等于第四运算放大器OPA4的同相输入端电压,可以在提升高速运放测试电路10的测试稳定性的同时,不会对被测运算放大器100的参数测试引入误差影响。
在一个实施例中,参见图1,辅助运放环路130还包括第二输入电阻RI+。第二输入电阻RI+的第一端与第四运算放大器OPA4的同相输入端连接,第二输入电阻RI+的第二端接地。
其中,被测运算放大器100的同相输入端电压等于第四运算放大器OPA4的同相输入端,也即被测运算放大器100的同相输入端电压等于第二输入电阻RI+的第一端电压。
因此本公开实施例并未对常用的辅助运放环路130中被测运算放大器100的同相输入端电压等于第二输入电阻RI+的第一端电压这一测试原理做出改变,使得第二补偿电路120与被测运算放大器100一起接入辅助运放环路130中时,辅助运放环路130可以正常对被测运算放大器100的失调电压进行测试,不会引入误差影响。在一个实施例中,参见图2,高速运放测试电路10还包括第五运算放大器OPA5。第五运算放大器OPA5的反相输入端与第一运算放大器OPA1的反相输入端、第一运算放大器OPA1的输出端、以及第一电阻111的第一端111a连接。第五运算放大器OPA5的同相输入端与第一电容112的第二端112b、第一偏置电阻113的第一端113a、以及第二运算放大器OPA2的输出端连接。
其中,第五运算放大器OPA5的同相输入端电压即为第一偏置电阻113的第一端113a电压,第五运算放大器OPA5的反相输入端电压即为第一偏置电阻113的第二端113b电压。第五运算放大器OPA放大了第一偏置电阻113两端的电压,而第一偏置电阻113两端的电压与被测运算放大器100的偏置电流参数相关。可以将第五运算放大器OPA5的输出端作为测试点1,通过测得第一偏置电阻113两端的电压,而确定被测运算放大器100的反相输入端偏置电流。
在一个实施例中,参见图2,高速运放测试电路10还包括第六运算放大器OPA6。第六运算放大器OPA6的反相输入端与第三运算放大器OPA3的反相输入端、第三运算放大器OPA3的输出端、以及第二电阻121的第一端121a连接。第六运算放大器OPA6的同相输入端与第二电容122的第二端122b、第二偏置电阻123的第一端123a、以及第四运算放大器OPA4的输出端连接。
其中,第六运算放大器OPA6的同相输入端电压即为第二偏置电阻123的第一端123a电压,第六运算放大器OPA6的反相输入端电压即为第二偏置电阻123的第二端123b电压。第六运算放大器OPA6放大了第二偏置电阻123两端的电压,而第二偏置电阻123两端的电压与被测运算放大器100的偏置电流参数相关。可以将第六运算放大器OPA6的输出端作为测试点2,通过测得二偏置电阻123两端的电压,而确定被测运算放大器100的同相输入端偏置电流。
由上述两个实施例结合得到,通过引入第五运算放大器OPA5和第六运算放大器OPA6,可以同时放大第一偏置电阻113两端的电压和第二偏置电阻123两端的电压。第一偏置电阻113两端的电压和第二偏置电阻123两端的电压与被测运算放大器100的偏置电流参数相关,因此本实施例可以同时测得被测运算放大器100的失调电压和偏置电流参数。示例性的,传统运放测试环路中失调电压参数测试原理图可以如图3所示,偏置电流以及失调电流的参数测试原理图可以如图4所示,若想测试失调电压和失调电流,需要通过开关来进行不同电路的切换,也就是分步测试失调电压和失调电流。因此,相比于传统运放测试环路分步测试的方法,本申请实施例同时测得被测运算放大器100的失调电压和偏置电流参数的方法可以节省测试时间。
另外,高速运放包括电流型运放,电流型运放的正负输入端偏置电流往往相差较大,使用传统的辅助运放环路测试,此偏置电流会分别流过第一输入电阻RI-和第二输入电阻RI+电阻,因此会在第一输入电阻RI-和第二输入电阻RI+两端产生不同的压降,从而对失调电压的测试产生影响。本申请实施例中,第二运算放大器OPA2和第四运算放大器OPA4可为被测运算放大器100提供所需偏置电流,因此偏置电流不会流过第一输入电阻RI-和第二输入电阻RI+电阻,从而消除失调电流对失调电压测试的影响。
在一个实施例中,辅助运放环路130还包括辅助运算放大器OPA7、和参考电阻131。参考电阻131的第一端131a外接参考电压Vref(图中VI源),参考电阻131的第二端131b与辅助运算放大器OA7的反相输入端连接。辅助运算放大器OA7的同相输入端与被测运算放大器100的输出端连接。
在一个实施例中,辅助运放环路130还可以包括钳位电阻132。钳位电阻132的第一端与被测运算放大器100的输出端连接,钳位电阻132的第二端与辅助运算放大器OA7的同相输入端连接。辅助运放环路130还可以包括参考电容133。参考电容133的第一端与参考电阻131的第二端131b、以及辅助运算放大器OA7的反相输入端连接。参考电容133的第二端与辅助运算放大器OA7的输出端连接。辅助运放环路130还可以包括反馈电阻RF。反馈电阻RF的第一端与第二运算放大器OPA2的同相输入端、以及第一输入电阻RI-的第一端连接。反馈电阻RF的第二端与辅助运算放大器OA7的输出端连接。
本实施例中电路的连接关系保证了辅助运放环路130可以正常对被测运算放大器100的全部直流参数进行测试。示例性的,失调电压为使被测运算放大器100的直流输出电压为0(或规定值)时,被测运算放大器100的同相输入端与反相输入端之间所加的直流补偿电压。在高速运放测试电路10中被测运算放大器10的失调电压测试步骤如下:1)在被测运算放大器10施加规定的电压VS+和VS-,VS+为被测运算放大器10的正电源电压,VS-为被测运算放大器10的负电源电压。2)将参考电压Vref设置为0或规定对应电压。3)在辅助运放环路130的输出端,也即辅助运算放大器OA7的输出端(图中测量点3),测量得到输出电压Vout。4)由公式计算得到失调电压VIO=RI/(RI+RF)×Vout。
其他直流参数的测试方法参照常见的运放参数测试方法即可,本申请实施例在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种高速运放测试电路,其特征在于,包括:被测运算放大器、辅助运放环路、第一补偿电路和第二补偿电路,其中,
所述第一补偿电路与所述被测运算放大器的反相输入端连接;
所述第二补偿电路与所述被测运算放大器的同相输入端连接;
所述被测运算放大器、所述第一补偿电路以及所述第二补偿电路与所述辅助运放环路连接。
2.如权利要求1所述的高速运放测试电路,其特征在于,所述第一补偿电路包括:第一运算放大器、第二运算放大器,其中,
所述第一运算放大器的同相输入端与所述被测运算放大器的反相输入端连接;
所述第二运算放大器的同相输入端与所述辅助运放环路的输出端连接。
3.如权利要求2所述的高速运放测试电路,其特征在于,所述第一补偿电路还包括:第一电阻、第一电容以及第一偏置电阻,其中,
所述第一电阻的第一端与所述第一运算放大器的反相输入端、以及所述第一运算放大器的输出端连接,所述第一电阻的第二端与所述第二运算放大器的反相输入端连接;
所述第一电容的第一端与所述第一电阻的第二端、以及所述第二运算放大器的反相输入端连接,所述第一电容的第二端与所述第二运算放大器的输出端连接;
所述第一偏置电阻的第一端与所述第二运算放大器的输出端、以及所述第一电容的第二端连接,所述第一偏置电阻的第二端与所述第一运算放大器的同相输入端、以及所述被测运算放大器的反相输入端连接。
4.如权利要求3所述的高速运放测试电路,其特征在于,所述辅助运放环路包括:第一输入电阻,所述第一输入电阻的第一端与所述第二运算放大器的同相输入端连接,所述第一输入电阻的第二端接地。
5.如权利要求4所述的高速运放测试电路,其特征在于,所述第二补偿电路包括:第三运算放大器、第四运算放大器,其中,
所述第三运算放大器的同相输入端与所述被测运算放大器的同相输入端连接;
所述第四运算放大器的同相输入端与所述辅助运放环路连接。
6.如权利要求5所述的高速运放测试电路,其特征在于,所述第二补偿电路还包括:第二电阻、第二电容以及第二偏置电阻,其中,
所述第二电阻的第一端与所述第三运算放大器的反相输入端、以及所述第三运算放大器的输出端连接,所述第二电阻的第二端与所述第四运算放大器的反相输入端连接;
所述第二电容的第一端与所述第二电阻的第二端、以及所述第四运算放大器的反相输入端连接,所述第二电容的第二端与所述第四运算放大器的输出端连接;
所述第二偏置电阻的第一端与所述第四运算放大器的输出端,以及所述第二电容的第二端连接,所述第二偏置电阻的第二端与所述第三运算放大器的同相输入端、以及所述被测运算放大器的同相输入端连接。
7.如权利要求6所述的高速运放测试电路,其特征在于,所述辅助运放环路还包括:第二输入电阻,所述第二输入电阻的第一端与所述第四运算放大器的同相输入端连接,所述第二输入电阻的第二端接地。
8.如权利要求7所述的高速运放测试电路,其特征在于,所述电路还包括:第五运算放大器,所述第五运算放大器的反相输入端与所述第一运算放大器的反相输入端、所述第一运算放大器的输出端、以及所述第一电阻的第一端连接,所述第五运算放大器的同相输入端与所述第一电容的第二端、所述第一偏置电阻的第一端、以及所述第二运算放大器的输出端连接。
9.如权利要求8所述的高速运放测试电路,其特征在于,所述电路还包括:
第六运算放大器,所述第六运算放大器的反相输入端与所述第三运算放大器的反相输入端、所述第三运算放大器的输出端、以及所述第二电阻的第一端连接,所述第六运算放大器的同相输入端与所述第二电容的第二端、所述第二偏置电阻的第一端、以及所述第四运算放大器的输出端连接。
10.如权利要求9所述的高速运放测试电路,其特征在于,所述辅助运放环路还包括:辅助运算放大器、和参考电阻,其中,
所述参考电阻的第一端外接参考电压,所述参考电阻的第二端与所述辅助运算放大器的反相输入端连接;
所述辅助运算放大器的同相输入端与所述被测运算放大器的输出端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221629796.3U CN217718009U (zh) | 2022-06-28 | 2022-06-28 | 高速运放测试电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221629796.3U CN217718009U (zh) | 2022-06-28 | 2022-06-28 | 高速运放测试电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217718009U true CN217718009U (zh) | 2022-11-01 |
Family
ID=83774631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221629796.3U Active CN217718009U (zh) | 2022-06-28 | 2022-06-28 | 高速运放测试电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217718009U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117214661A (zh) * | 2023-09-11 | 2023-12-12 | 无锡市晶源微电子股份有限公司 | 一种针对运放的输入失调电压的测试装置 |
-
2022
- 2022-06-28 CN CN202221629796.3U patent/CN217718009U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117214661A (zh) * | 2023-09-11 | 2023-12-12 | 无锡市晶源微电子股份有限公司 | 一种针对运放的输入失调电压的测试装置 |
CN117214661B (zh) * | 2023-09-11 | 2024-04-19 | 无锡市晶源微电子股份有限公司 | 一种针对运放的输入失调电压的测试装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7064535B2 (en) | Measurement circuit with improved accuracy | |
CN110361646B (zh) | 一种运算放大器测试电路及测试方法 | |
CN217718009U (zh) | 高速运放测试电路 | |
CN114062900A (zh) | 一种运算放大器电路失调电压测试方法 | |
CN102590632B (zh) | 电路板绝缘电阻测试电路 | |
JPH11174113A (ja) | Icテスタの電圧印加電流測定回路 | |
US20060226844A1 (en) | Battery monitoring circuit and method | |
CN113093087A (zh) | 互感器校验仪整检方法、装置、设备及存储介质 | |
US20060192571A1 (en) | Source measure circuit | |
US6803776B2 (en) | Current-comparator-based four-terminal resistance bridge for power frequencies | |
US3430152A (en) | Dual-feedback stabilized differential follower amplifier | |
US7429856B1 (en) | Voltage source measurement unit with minimized common mode errors | |
CN210626547U (zh) | 测量装置 | |
CN217820700U (zh) | 辅助测试电路及差分输出运放测试电路 | |
CN110412485A (zh) | 一种输出电流检测电路 | |
CN113030689B (zh) | 运算放大器的测试电路、测试方法以及测试装置 | |
JP3332660B2 (ja) | 電気量測定装置 | |
Faulkner | HOW THE LOADING OF AN AC/DC TRANSFER STANDARD CAN EFFECT YOUR MEASUREMENTS OF AC VOLTAGE AND CURRENT. | |
US3832633A (en) | Transistor beta measuring instrument | |
KR20180101683A (ko) | 배터리 내부저항 측정 장치 | |
JP2553945B2 (ja) | 導電率および比抵抗測定装置 | |
JP2001188074A (ja) | インピーダンス測定方法及び装置 | |
JPH0611625Y2 (ja) | ストレンゲージ用増幅器 | |
CN115685034A (zh) | 用于校正阻抗测试仪的测量相位偏移的装置、和阻抗测试仪 | |
Hess et al. | Evaluation of 100 A, 100 kHz transconductance amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |