CN217641338U - 一种微电子元器件 - Google Patents

Abstract

本申请提供一种微电子元器件，包括：位于外延结构靠近衬底一侧的第一电极和第二电极，第一电极与第二区域的第一型半导体层连接，第二电极与第一区域的第二型半导体层连接，相邻的两个芯片结构的第一电极之间通过第一链条结构相互连接，相邻的两个芯片结构的第二电极通过第二链条结构相互连接，一端连接第一链条结构的第一电极引线，第一电极引线的另一端连接第一测试电极，一端连接第二链条结构的第二电极引线，第二电极引线的另一端连接第二测试电极。从而通过链条结构将相邻的电极之间进行连接，使相邻的电极之间共用一条电极引线，在能对微电子元器件进行电性测量的同时，采用并联排布的方式减少了电极走线，提高了芯片的空间利用率。

Description

一种微电子元器件

技术领域

本申请涉及芯片领域，特别涉及一种微电子元器件。

背景技术

微电子元器件是利用微电子工艺技术实现的微型化电子系统芯片和器件，为了实现微电子元器件的巨量转移，目前很多厂商通过微印章转印技术，利用范德华力将微电子元器件转移到电路板上，该结构多为倒装结构，微电子元器件处于悬空状态，与支撑衬底脱离，微电子元器件通过锚锭结构与衬底进行绑定，通过机械力拉断锚锭结构实现微元件的巨量转移。然而异质衬底结构电极均朝下，没法进行电性测量，若电性异常元件被转印后，还需进行修复，费用成本较高。

为了实现对微电子元器件的电性测量，可以采用金属作为微元件的链条层，链条层分别与元件正负电极连接，在锚上布置电路走线，金属链条层与电路走线进行连接，将测量点引到片源边缘位置，对元件进行多颗测试，这样会导致电路走线过多，微电子元器件空间的利用率不高。

因此，如何在对微电子元器件进行电性测量的同时，提高微电子元器件空间的利用率，是本领域需要解决的技术问题。

实用新型内容

有鉴于此，本申请的目的在于提供一种微电子元器件，可以在对微电子元器件进行电性测量的同时，提高微电子元器件空间的利用率。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种微电子元器件，包括：

衬底；

位于所述衬底一侧的发光结构；

所述发光结构包括通过沟槽相互隔离的至少两个芯片结构；

所述芯片结构包括外延结构，所述外延结构包括第一区域和第二区域；

所述第一区域的所述外延结构包括依次层叠的第一型半导体层、量子阱发光层和第二型半导体层，所述第二区域的所述外延结构包括所述第一型半导体层；

位于所述外延结构靠近所述衬底一侧的第一电极和第二电极，所述第一电极与所述第二区域的所述第一型半导体层连接，所述第二电极与所述第一区域的所述第二型半导体层连接；所述第一电极和所述第二电极之间绝缘设置；

相邻的两个所述芯片结构的所述第一电极之间通过第一链条结构相互连接，相邻的两个所述芯片结构的所述第二电极通过第二链条结构相互连接；

一端连接所述第一链条结构的第一电极引线，所述第一电极引线的另一端连接第一测试电极；

一端连接所述第二链条结构的第二电极引线，所述第二电极引线的另一端连接第二测试电极。

在一种可能的实现方式中，还包括：

位于所述衬底和所述发光结构之间的键合层；

所述键合层嵌入所述沟槽形成支撑柱，且所述键合层与所述芯片结构之间具有空气间隙。

在一种可能的实现方式中，包括：

所述第一电极引线和所述第二电极引线位于所述键合层远离所述衬底的一侧；

所述第一测试电极和所述第二测试电极位于所述衬底的同一面。

在一种可能的实现方式中，还包括：

与所述第一链条结构接触的贯穿所述键合层和所述衬底的通孔；

所述第一测试电极位于所述衬底远离所述键合层的一侧；

所述第一电极引线设置于所述通孔中；

所述第二电极引线位于所述键合层远离所述衬底的一侧。

在一种可能的实现方式中，还包括：

位于所述外延结构，和，所述第一电极和所述第二电极除与所述第一型半导体层和所述第二型半导体层接触部分以外区域之间，以及位于所述外延结构侧壁的保护层。

在一种可能的实现方式中，包括：

所述第一链条结构和所述第二链条结构位于所述键合层远离所述衬底的一侧。

在一种可能的实现方式中，还包括：

位于所述第二电极和所述第二型导电层之间的透明导电层。

在一种可能的实现方式中，所述第一电极和所述第二电极包括反射电极。

在一种可能的实现方式中，所述保护层的材料包括绝缘材料。

在一种可能的实现方式中，所述第一链条结构和所述第二链条结构的材料包括金属导电材料。

与现有技术相比，本申请实施例具有以下有益效果：

本申请实施例提供了一种微电子元器件，包括：衬底，位于衬底一侧的发光结构，发光结构包括通过沟槽相互隔离的至少两个芯片结构，芯片结构包括外延结构，外延结构包括第一区域和第二区域，第一区域的外延结构包括依次层叠的第一型半导体层、量子阱发光层和第二型半导体层，第二区域的外延结构包括第一型半导体层，位于外延结构靠近衬底一侧的第一电极和第二电极，第一电极与第二区域的第一型半导体层连接，第二电极与第一区域的第二型半导体层连接，第一电极和第二电极之间绝缘设置，相邻的两个芯片结构的第一电极之间通过第一链条结构相互连接，相邻的两个所述芯片结构的第二电极通过第二链条结构相互连接，一端连接第一链条结构的第一电极引线，第一电极引线的另一端连接第一测试电极，一端连接第二链条结构的第二电极引线，第二电极引线的另一端连接第二测试电极。从而通过链条结构将相邻的电极之间进行连接，使相邻的电极之间共用一条电极引线，在能对微电子元器件进行电性测量的同时，采用并联排布的方式减少了电极走线，提高了芯片的空间利用率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。

图1示出了经申请人研究发现的一种微电子元器件的剖视图；

图2示出了经申请人研究发现的又一种微电子元器件的剖视图；

图3示出了图2所述的微电子元器件的局部俯视图；

图4示出了本申请实施例提供的一种微电子元器件的剖视图；

图5示出了图4所述的微电子元器件的局部俯视图；

图6示出了图4所述的微电子元器件的全局俯视图；

图7示出了本申请实施例提供的又一种微电子元器件的剖视图；

图8示出了图7所述的微电子元器件一面的局部俯视图；

图9示出了图7所述的微电子元器件另一面的局部俯视图；

图10示出了图7所述的微电子元器件的全局俯视图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

正如背景技术中的描述，经申请人研究发现，微电子元器件是利用微电子工艺技术实现的微型化电子系统芯片和器件，为了实现微电子元器件的巨量转移，目前很多厂商通过微印章转印技术，利用范德华力将微电子元器件转移到电路板上，该结构多为倒装结构，微电子元器件处于悬空状态，与支撑衬底脱离，微电子元器件通过锚锭结构与衬底进行绑定，通过机械力拉断锚锭结构实现微元件的巨量转移。然而异质衬底结构电极均朝下，没法进行电性测量，若电性异常元件被转印后，还需进行修复，费用成本较高。

参见图1所示，示出了经申请人研究发现的一种微电子元器件的剖视图，包括依次层叠的基底6、键合层4、掏空区域3、电极5、芯片2和链条层1，目前提出的被转印的微电子元器件结构多以图1所示的结构为主，异质衬底结构电极5均朝下，无法进行电性测量。

为了实现对微电子元器件的电性测量，经申请人研究发现，参见图2所示，示出了经申请人研究发现的又一种微电子元器件的剖视图，包括依次层叠的衬底12、键合层10和11，以及间隔设置的至少两个芯片结构，芯片结构包括依次层叠设置的空气间隙9、第一电极8和第二电极7，以及与第二电极7连接的透明导电层5，覆盖芯片结构裸露区域的保护层6，以及位于保护层6远离衬底一侧的外延结构，外延结构包括依次层叠的第一型半导体层2、量子阱发光层3和第二型半导体层4，以及分别与第一电极8和第二电极7连接的链条层15。

参见图3所示，为图2所示结构的俯视图，可以采用金属作为微元件的链条层15，链条层15分别与元件正负电极(即第一电极8和第二电极7)连接，在键合层10上布置电路走线14，即由键合层10形成的锚结构13上布置电路走线14，金属链条层15与电路走线14进行连接，将测量点引到片源边缘位置，对元件进行多颗测试，这样会导致电路走线14过多，微电子元器件空间的利用率不高。

为了解决以上技术问题，本申请实施例提供了一种微电子元器件，包括：衬底，位于衬底一侧的发光结构，发光结构包括通过沟槽相互隔离的至少两个芯片结构，芯片结构包括外延结构，外延结构包括第一区域和第二区域，第一区域的外延结构包括依次层叠的第一型半导体层、量子阱发光层和第二型半导体层，第二区域的外延结构包括第一型半导体层，位于外延结构靠近衬底一侧的第一电极和第二电极，第一电极与第二区域的第一型半导体层连接，第二电极与第一区域的第二型半导体层连接，第一电极和第二电极之间绝缘设置，相邻的两个芯片结构的第一电极之间通过第一链条结构相互连接，相邻的两个所述芯片结构的第二电极通过第二链条结构相互连接，一端连接第一链条结构的第一电极引线，第一电极引线的另一端连接第一测试电极，一端连接第二链条结构的第二电极引线，第二电极引线的另一端连接第二测试电极。从而通过链条结构将相邻的电极之间进行连接，使相邻的电极之间共用一条电极引线，在能对微电子元器件进行电性测量的同时，采用并联排布的方式减少了电极走线，提高了芯片的空间利用率。

示例性结构

参见图4所示，为本申请实施例提供的一种微电子元器件的剖视图，包括：

衬底12，位于衬底12一侧的发光结构，发光结构包括通过沟槽相互隔离的至少两个芯片结构。芯片结构包括外延结构，外延结构包括第一区域和第二区域，第一区域的外延结构包括依次层叠的第一型半导体层2、量子阱发光层3和第二型半导体层4，第二区域的外延结构包括所述第一型半导体层2。

位于外延结构靠近衬底12一侧的第一电极8和第二电极7，第一电极8与第二区域的第一型半导体层2连接，第二电极7与第一区域的第二型半导体层4连接，第一电极8和第二电极7之间绝缘设置。

相邻的两个芯片结构的第一电极8之间通过第一链条结构15相互连接，相邻的两个芯片结构的第二电极7通过第二链条结构相互连接。

一端连接第一链条结构15的第一电极引线，第一电极引线的另一端连接第一测试电极，一端连接第二链条结构的第二电极引线，第二电极引线的另一端连接第二测试电极。

本申请实施例中，衬底100的材料可以包括绝缘材料，例如可以为蓝宝石基板衬底。

具体的，在一种可能的实现方式中，参见图4、图5和图6所示，图5和图6为图4所示的微电子元器件对应的俯视图，其中，图5为局部区域的俯视图，图6为晶圆衬底上整体区域的俯视图。

本申请实施例提供的微电子元器件还包括：位于衬底12和发光结构之间的键合层10和11，键合层10嵌入所述沟槽形成支撑柱以形成锚结构13，且键合层10与芯片结构之间具有空气间隙。

参见图6所示，一端连接第一链条结构15的第一电极引线，第一电极引线的另一端连接第一测试电极17；一端连接第二链条结构的第二电极引线14，第二电极引线14的另一端连接第二测试电极16，在图6中衬底为晶圆结构19，发光结构18分别与第一电极引线和第二电极引线14连接。

由于相邻的两列发光结构之间同时共用一条第一电极引线，且共用一条第二电极引线14，相比传统的分别单独设置的第一电极引线和第二电极引线，减少了电极走线，提高了芯片的空间利用率。

参见图7、图8、图9和图10所示，图7为本申请实施例提供的一种微电子元器件的剖视图，图8、图9和图10为图7所示的微电子元器件对应的俯视图，其中，图8和图9为局部区域的俯视图，图10为晶圆衬底上整体区域的俯视图，图10中的衬底为晶圆结构19。

在一种可能的实现方式中，本申请实施例提供的微电子元器件还包括：与第一链条结构15接触的贯穿键合层10、11和衬底12的通孔，第一测试电极17位于衬底12远离键合层10的一侧，第一电极引线20设置于通孔中，第二电极引线14位于键合层10远离衬底12的一侧。

即参见图8和图9所示，第一电极引线20位于晶圆结构的一面，第二电极引线14位于晶圆结构的另一面，举例来说，可以将正电极走线设置在晶圆结构的正面，通过穿孔工艺，将负电极走线设置在晶圆结构的背面，从而将正负电极走线分开，减少电极走线面积，提高了芯片的空间利用率。

参见图10所示，可以将测量点引到晶圆片的边缘位置，即第一测试电极17和第二测试电极设置在晶圆结构的边缘，以便方便对本申请实施例提供的微电子元器件进行测试。

在一种可能的实现方式中，参见图4和图7所示，本申请实施例提供的微电子元器件，还包括：

位于外延结构，和，第一电极8和第二电极7除与第一型半导体层2和第二型半导体层4接触部分以外区域之间，以及位于外延结构侧壁的保护层6。可选的，保护层6的材料可以包括绝缘材料，以防止芯片结构被水氧等所腐蚀。

在一种可能的实现方式中，参见图4、图5、图7和图8所示，第一链条结构15和第二链条结构位于键合层10远离衬底12的一侧，实现相邻的芯片结构的第一电极的相互连接，以及实现相邻的芯片结构的二电极的相互连接。

在一种可能的实现方式中，参见图4和图7所示，本申请实施例提供的微电子元器件还包括：位于第二电极7和第二型导电层4之间的透明导电层5，以方便透光，且可以扩展芯片电流，提高芯片发光强度。

需要说明的是，本申请实施例提供的第一电极8和第二电极7可以包括反射电极，第一链条结构15和第二链条结构的材料包括金属导电材料，还可以包括其他导电材料，本申请实施例在此不作具体限定，以上仅为示例，具体可由本领域技术人员根据实际情况设置。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (8)

1.一种微电子元器件，其特征在于，包括：

衬底；

位于所述衬底一侧的发光结构；

所述发光结构包括通过沟槽相互隔离的至少两个芯片结构；

所述芯片结构包括外延结构，所述外延结构包括第一区域和第二区域；

所述第一区域的所述外延结构包括依次层叠的第一型半导体层、量子阱发光层和第二型半导体层，所述第二区域的所述外延结构包括所述第一型半导体层；

位于所述外延结构靠近所述衬底一侧的第一电极和第二电极，所述第一电极与所述第二区域的所述第一型半导体层连接，所述第二电极与所述第一区域的所述第二型半导体层连接；所述第一电极和所述第二电极之间绝缘设置；

相邻的两个所述芯片结构的所述第一电极之间通过第一链条结构相互连接，相邻的两个所述芯片结构的所述第二电极通过第二链条结构相互连接；

一端连接所述第一链条结构的第一电极引线，所述第一电极引线的另一端连接第一测试电极；

一端连接所述第二链条结构的第二电极引线，所述第二电极引线的另一端连接第二测试电极。

2.根据权利要求1所述的微电子元器件，其特征在于，还包括：

位于所述衬底和所述发光结构之间的键合层；

所述键合层嵌入所述沟槽形成支撑柱，且所述键合层与所述芯片结构之间具有空气间隙。

3.根据权利要求2所述的微电子元器件，其特征在于，包括：

所述第一电极引线和所述第二电极引线位于所述键合层远离所述衬底的一侧；

所述第一测试电极和所述第二测试电极位于所述衬底的同一面。

4.根据权利要求2所述的微电子元器件，其特征在于，还包括：

与所述第一链条结构接触的贯穿所述键合层和所述衬底的通孔；

所述第一测试电极位于所述衬底远离所述键合层的一侧；

所述第一电极引线设置于所述通孔中；

所述第二电极引线位于所述键合层远离所述衬底的一侧。

5.根据权利要求1所述的微电子元器件，其特征在于，还包括：

位于所述外延结构，和，所述第一电极和所述第二电极除与所述第一型半导体层和所述第二型半导体层接触部分以外区域之间，以及位于所述外延结构侧壁的保护层。

6.根据权利要求2所述的微电子元器件，其特征在于，包括：

所述第一链条结构和所述第二链条结构位于所述键合层远离所述衬底的一侧。

7.根据权利要求1所述的微电子元器件，其特征在于，还包括：

位于所述第二电极和所述第二型导电层之间的透明导电层。

8.根据权利要求1所述的微电子元器件，其特征在于，所述第一电极和所述第二电极包括反射电极。

Images