CN217563630U - Mcu故障延时电路及电子产品 - Google Patents

Abstract

本实用新型提供一种MCU故障延时电路及电子产品，包括：MCU单元，分别输出执行单元的控制信号及MCU单元的工作状态信号；主控单元，接收MCU单元输出的控制信号，并对执行单元进行功能控制；控制单元，接收MCU单元输出的工作状态信号，在MCU单元重启时产生延时触发信号；延时单元，基于延时触发信号产生延时信号；驱动单元，基于延时信号的控制在延时时间内产生执行单元的控制信号；执行单元，控制端连接于主控单元及驱动单元的输出端，基于主控单元或驱动单元的输出信号工作。本实用新型在MCU失效重启时保证关键功能短时正常，系统稳定性高；且不影响正常的使用功能，系统抗干扰能力强、可靠性高；同时电路结构简单、成本低。

Description

MCU故障延时电路及电子产品

技术领域

本实用新型涉及电路设计领域，特别是涉及一种MCU故障延时电路及电子产品。

背景技术

MCU(Microcontroller Unit，微控制单元)用于为执行单元提供丰富和稳定的控制功能，广泛运用于工业控制、医疗设备、远程控制、办公设备、家用电器、玩具及嵌入式系统中。MCU既能作为简单应用的核心控制芯片，又能扮演好庞大系统的神经末梢，对于电子产品的重要性越来越大。

当MCU因为电路的电磁兼容问题或者软件的故障出现重启时，所有的MCU控制的功能将会被中断；有时我们不希望某些功能(例如继电器、灯等，不限于这些)因为MCU的重启而被中断，导致整个系统的不稳定。

因此，如何在MCU重启时不中断需要的功能、提高系统稳定性，已成为本领域技术人员亟待解决的问题之一。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种MCU故障延时电路及电子产品，用于解决现有技术中MCU重启中断所有功能导致系统稳定性受影响的问题。

为实现上述目的及其他相关目的，本实用新型提供一种MCU故障延时电路，所述MCU故障延时电路至少包括：

MCU单元、主控单元、控制单元、延时单元、驱动单元及执行单元；

所述MCU单元分别输出所述执行单元的控制信号及所述MCU单元的工作状态信号；

所述主控单元接收所述MCU单元输出的控制信号，并基于所述控制信号对所述执行单元进行功能控制；

所述控制单元接收所述MCU单元输出的工作状态信号，在所述MCU单元重启时产生延时触发信号；

所述延时单元连接于所述控制单元的输出端，基于所述延时触发信号产生延时信号；

所述驱动单元连接于所述延时单元的输出端，基于所述延时信号的控制在延时时间内产生所述执行单元的控制信号；

所述执行单元的控制端连接于所述主控单元及所述驱动单元的输出端，基于所述主控单元或所述驱动单元的输出信号工作。

优选地，所述主控单元包括第一二极管，所述第一二极管的阳极连接所述MCU单元的输出端，阴极连接所述执行单元的控制端。

优选地，所述控制单元包括第一电阻、第二电阻、第一晶体管及第二晶体管；所述第一晶体管的控制端接收所述工作状态信号，第一端接地，第二端经由所述第二电阻连接电源电压；所述第一电阻的一端连接所述第一晶体管的控制端，另一端接地；所述第二晶体管的控制端连接所述第一晶体管的第二端，第一端接地，第二端输出所述延时触发信号。

更优选地，所述第一晶体管及所述第二晶体管为NMOS管；所述第一晶体管及所述第二晶体管的第一端为源极，第二端为漏极，控制端为栅极。

更优选地，所述延时单元包括第三电阻、第四电阻及第一电容；所述第三电阻的一端连接电源电压，另一端连接所述第一电容的上极板；所述第一电容的下极板接收所述延时触发信号；所述第四电阻并联于所述第一电容的两端。

优选地，所述驱动单元包括第三晶体管、第五电阻及第二二极管；所述第三晶体管的控制端接收所述延时信号，第一端连接电源电压，第二端经由所述第五电阻连接所述第二二极管的阳极；所述第二二极管的阴极连接所述执行单元的控制端。

更优选地，所述第三晶体管为PMOS管；所述第三晶体管的第一端为源极，第二端为漏极，控制端为栅极。

优选地，所述执行单元为MOS管、三极管或继电器。

为实现上述目的及其他相关目的，本实用新型还提供一种电子产品，所述电子产品至少包括：上述MCU故障延时电路。

如上所述，本实用新型的MCU故障延时电路及电子产品，具有以下有益效果：

1、本实用新型的MCU故障延时电路及电子产品不影响正常的使用功能，提高了系统的抗干扰能力，使系统更可靠。

2、本实用新型的MCU故障延时电路及电子产品在MCU失效重启时也能保证关键功能短时正常，为MCU重启提供了时间，提高系统稳定性。

3、本实用新型的MCU故障延时电路结构简单、成本低。

附图说明

图1显示为本实用新型的MCU故障延时电路的结构示意图。

元件标号说明

1 MCU故障延时电路

11 MCU单元

12 主控单元

13 控制单元

14 延时单元

15 驱动单元

16 执行单元

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实用新型提供一种MCU故障延时电路1，所述MCU故障延时电路1包括：

MCU单元11、主控单元12、控制单元13、延时单元14、驱动单元15及执行单元16。

如图1所示，所述MCU单元11分别输出所述执行单元16的控制信号及所述MCU单元11的工作状态信号。

具体地，所述MCU单元11用于控制所述执行单元16。在本实施例中，所述MCU单元11包括第一输出端及第二输出端，所述MCU单元11的第一输出端输出所述执行单元16的控制信号，所述MCU单元11的第二输出端输出所述MCU单元11的工作状态信号。在实际使用中可包括多个执行单元，所述MCU单元11为各执行单元提供对应的控制信号，相应地，所述MCU单元11包括多个输出端，不以本实施例为限。

如图1所示，所述主控单元12接收所述MCU单元11输出的控制信号，并基于所述控制信号对所述执行单元16进行功能控制。

具体地，在本实施例中，所述主控单元12连接于所述MCU单元11的第一输出端。作为示例，所述主控单元12包括第一二极管D1，所述第一二极管D1的阳极连接所述MCU单元11的输出端，阴极连接所述执行单元16的控制端。当所述MCU单元11正常工作时，所述MCU单元11的第一输出端输出所述控制信号，所述控制信号为高电平，所述第一二极管D1导通将所述控制信号传输至所述执行单元16的控制端，以控制所述执行单元16工作。当所述MCU单元11重启时，所述MCU单元11的第一输出端为高阻状态，所述第一二极管D1截止。

需要说明的是，在实际使用中，任意能在所述MCU单元11正常工作时基于所述MCU单元11输出的控制信号对所述执行单元16进行功能控制的电路结构均适用于本实用新型，不以本实施例为限。

如图1所示，所述控制单元13接收所述MCU单元11输出的工作状态信号，在所述MCU单元11重启时产生延时触发信号。

具体地，在本实施例中，所述控制单元13连接于所述MCU单元11的第二输出端。作为示例，所述控制单元13包括第一电阻R1、第二电阻R2、第一晶体管Q1及第二晶体管Q2。所述第一晶体管Q1的控制端接收所述工作状态信号，第一端接地GND，第二端经由所述第二电阻R2连接电源电压VCC。所述第一电阻R1的一端连接所述第一晶体管Q1的控制端，另一端接地GND。所述第二晶体管Q2的控制端连接所述第一晶体管Q1的第二端，第一端接地GND，第二端输出所述延时触发信号。在本示例中，所述第一晶体管Q1及所述第二晶体管Q2为NMOS管，所述第一晶体管Q1的第一端为源极，第二端为漏极，控制端为栅极；所述第二晶体管Q2的第一端为源极，第二端为漏极，控制端为栅极。在实际使用中，可根据需要选择相应的晶体管类型，并根据具体晶体管类型适应性调整各端口与第一端、第二端及控制端的对应关系，在此不一一赘述。当所述MCU单元11正常工作时，所述MCU单元11的第二端输出所述工作状态信号，所述工作状态信号为高电平，所述第一晶体管Q1的控制端为高电平，所述第一晶体管Q1导通，进而将所述第二晶体管Q2的控制端被拉低，所述第二晶体管Q2处于关断状态。当所述MCU单元11重启时，所述MCU单元11的第二输出端为高阻状态，所述第一电阻R1将所述第一晶体管Q1的控制端电压下拉，所述第一晶体管Q1处于关断状态，所述第二晶体管Q2的控制端被上拉，所述第二晶体管Q2导通，输出低电平的延时触发信号。

需要说明的是，在实际使用中，任意能在所述MCU单元11重启时产生延时触发信号的电路结构均适用于本实用新型，不以本实施例为限。

如图1所示，所述延时单元14连接于所述控制单元13的输出端，基于所述延时触发信号产生延时信号。

具体地，作为示例，所述延时单元14包括第三电阻R3、第四电阻R4及第一电容C1。所述第三电阻R3的一端连接电源电压VCC，另一端连接所述第一电容C1的上极板。所述第一电容C1的下极板接收所述延时触发信号。所述第四电阻R4并联于所述第一电容C1的两端。当所述延时单元14接收所述延时触发信号时，所述第一电容C1的下极板被拉低，所述电源电压VCC通过所述第三电阻R3对所述第一电容C1充电，所述第一电容C1上极板输出的延时信号有效，进入延时状态，随着充电的进行，所述第一电容C1上的电压越来越大，当所述第一电容C1上的电压大于预设值时所述延时信号失效，延时结束。当所述第一电容C1的下极板浮空时，所述电源电压VCC停止对所述第一电容C1充电，所述延时信号无效，同时，所述第一电容C1通过所述第四电阻R4放电。

需要说明的是，在实际使用中，任意能在基于所述延时触发信号产生延时信号的电路结构均适用于本实用新型，不以本实施例为限。

如图1所示，所述驱动单元15连接于所述延时单元14的输出端，基于所述延时信号的控制在延时时间内产生所述执行单元16的控制信号。

具体地，作为示例，所述驱动单元15包括第三晶体管Q3、第五电阻R5及第二二极管D2。所述第三晶体管Q3的控制端接收所述延时信号，第一端连接电源电压VCC，第二端经由所述第五电阻R5连接所述第二二极管D2的阳极。所述第二二极管D2的阴极连接所述执行单元16的控制端。在本示例中，所述第三晶体管Q3为PMOS管，所述第三晶体管Q3的第一端为源极，第二端为漏极，控制端为栅极。在实际使用中，可根据需要选择相应的晶体管类型，并根据具体晶体管类型适应性调整各端口与第一端、第二端及控制端的对应关系，在此不一一赘述。当所述延时信号低电平有效时，所述第三晶体管Q3导通，进而使所述第二二极管D2导通，所述电源电压VCC经过所述第三晶体管Q3、所述第五电阻R5及所述第二二极管D2后产生所述执行单元16的控制信号。当所述延时信号高电平无效时，所述第三晶体管Q3关断，没有信号提供给所述执行单元16。

需要说明的是，在实际使用中，任意能在所述延时信号有效的延时时间内产生所述执行单元16的控制信号的电路结构均适用于本实用新型，不以本实施例为限。所述主控单元12与所述驱动单元15的输出端连接在一起，所述第一二极管D1及所述第二二极管D2用于避免两个支路的相互影响。

如图1所示，所述执行单元16的控制端连接于所述主控单元12及所述驱动单元15的输出端，基于所述主控单元12或所述驱动单元15的输出信号工作。

具体地，当所述MCU单元11正常工作时，所述驱动单元15不工作；所述执行单元16基于所述主控单元12的输出信号工作。当所述MCU单元11故障重启时，所述主控单元12不输出控制信号；所述驱动单元15输出预设时间的控制信号以控制所述执行单元16工作，相当于将所述MCU单元11发出的控制指令延时预设时间，维持所述执行单元16正常工作。

具体地，所述执行单元16包括但不限于MOS管、三极管或继电器，任何需要在MCU重启时维持工作状态的功能模块均适用于本实用新型，在此不一一赘述。

如图1所示，所述MCU故障延时电路1的工作原理如下：

所述MCU单元11正常工作时，所述MCU单元11的第二输出端输出高电平，使所述延时单元14不工作。所述MCU单元11的第一输出端输出高电平，通过所述主控单元12控制所述执行单元16。

所述MCU单元11因软件或者硬件的原因进行重启时，所述MCU单元11的第一输出端及第二输出端为高阻状态(即浮空状态)，不对外进行控制。此时，所述第一晶体管Q1的控制端在所述第一电阻R1的下拉作用下进入关断状态，进而使得所述第二晶体管Q2的控制端在所述第二电阻R2的作用下上拉进入导通状态；所述第一电容C1的下极板接地，所述电源电压VCC经由所述第三电阻R3开始给所述第一电容C1充电，当所述第三晶体管Q3的控制端电压为低电平(即，所述第三电阻R3两端的电压大于所述第三晶体管Q3控制端和第一端的阈值电压)时，所述第三晶体管Q3处于导通状态，所述驱动单元15产生所述执行单元16的控制信号；随着充电时间的增大，所述第一电容C1上的电压不断增大，所述第三电阻R3两端的电压从VCC向0下降，当所述第三晶体管Q3的控制端电压为高电平(即，所述第三电阻R3两端的电压低于所述第三晶体管Q3控制端和第一端的阈值电压)时，所述第三晶体管Q3处于关断状态，延时功能终止，所述驱动单元15不产生所述执行单元16的控制信号。

所述MCU单元11转为正常工作时，所述MCU单元11的第二输出端输出高电平，所述第一晶体管Q1导通，所述第二晶体管Q2关断，所述第一电容C1停止充电并通过所述第四电阻R4放电，使所述第一电容C1两端的压降为0；所述第三电阻R3两端无电压，所述第三晶体管Q3处于关断状态。

需要说明的是，各信号对应的有效电平为高电平或低电平可根据实际需要设定，通过增加反相器即可调整，不以本实施例为限；例如所述执行单元16的控制信号也可以设置为低电平有效(即当所述执行单元16的控制端接收到低电平信号执行相应功能)，此时只需在所述执行单元16中设置一具有反相功能的器件即可，在此不一一赘述。此外，所述延时信号的延时时间可根据需要设定，能确保所述驱动单元15在所述MCU单元11开始重启到恢复正常工作的时间段内替补所述MCU单元11提供所述执行单元16的控制信号即可。通过调整所述第三电阻R3、所述第四电阻R4及所述第一电容C1的参数对延时时间进行控制，延时时间满足如下关系式：

其中，U为t时刻的电压值，U_∞为充电终点的电压，U₀为充电开始时的电压，e为自然常数，t为时间，R为所述第三电阻R3与所述第四电阻R4的并联值，C1为所述第一电容C1的电容值。

本实用新型还提供一种电子产品，所述电子产品包括所述MCU故障延时电路1，以实现高抗干扰能力，高稳定性以及低成本的目的。

综上所述，本实用新型提供一种MCU故障延时电路及电子产品，包括：MCU单元、主控单元、控制单元、延时单元、驱动单元及执行单元；所述MCU单元分别输出所述执行单元的控制信号及所述MCU单元的工作状态信号；所述主控单元接收所述MCU单元输出的控制信号，并基于所述控制信号对所述执行单元进行功能控制；所述控制单元接收所述MCU单元输出的工作状态信号，在所述MCU单元重启时产生延时触发信号；所述延时单元连接于所述控制单元的输出端，基于所述延时触发信号产生延时信号；所述驱动单元连接于所述延时单元的输出端，基于所述延时信号的控制在延时时间内产生所述执行单元的控制信号；所述执行单元的控制端连接于所述主控单元及所述驱动单元的输出端，基于所述主控单元或所述驱动单元的输出信号工作。本实用新型的MCU故障延时电路及电子产品不影响正常的使用功能，提高了系统的抗干扰能力，使系统更可靠；在MCU失效重启时也能保证关键功能短时正常，为MCU重启提供了时间，提高系统稳定性；同时电路结构简单、成本低。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种MCU故障延时电路，其特征在于：所述MCU故障延时电路至少包括：

MCU单元、主控单元、控制单元、延时单元、驱动单元及执行单元；

所述MCU单元分别输出所述执行单元的控制信号及所述MCU单元的工作状态信号；

所述主控单元接收所述MCU单元输出的控制信号，并基于所述控制信号对所述执行单元进行功能控制；

所述控制单元接收所述MCU单元输出的工作状态信号，在所述MCU单元重启时产生延时触发信号；

所述延时单元连接于所述控制单元的输出端，基于所述延时触发信号产生延时信号；

所述驱动单元连接于所述延时单元的输出端，基于所述延时信号的控制在延时时间内产生所述执行单元的控制信号；

所述执行单元的控制端连接于所述主控单元及所述驱动单元的输出端，基于所述主控单元或所述驱动单元的输出信号工作。

2.根据权利要求1所述的MCU故障延时电路，其特征在于：所述主控单元包括第一二极管，所述第一二极管的阳极连接所述MCU单元的输出端，阴极连接所述执行单元的控制端。

3.根据权利要求1所述的MCU故障延时电路，其特征在于：所述控制单元包括第一电阻、第二电阻、第一晶体管及第二晶体管；所述第一晶体管的控制端接收所述工作状态信号，第一端接地，第二端经由所述第二电阻连接电源电压；所述第一电阻的一端连接所述第一晶体管的控制端，另一端接地；所述第二晶体管的控制端连接所述第一晶体管的第二端，第一端接地，第二端输出所述延时触发信号。

4.根据权利要求3所述的MCU故障延时电路，其特征在于：所述第一晶体管及所述第二晶体管为NMOS管；所述第一晶体管及所述第二晶体管的第一端为源极，第二端为漏极，控制端为栅极。

5.根据权利要求1-4任意一项所述的MCU故障延时电路，其特征在于：所述延时单元包括第三电阻、第四电阻及第一电容；所述第三电阻的一端连接电源电压，另一端连接所述第一电容的上极板；所述第一电容的下极板接收所述延时触发信号；所述第四电阻并联于所述第一电容的两端。

6.根据权利要求1所述的MCU故障延时电路，其特征在于：所述驱动单元包括第三晶体管、第五电阻及第二二极管；所述第三晶体管的控制端接收所述延时信号，第一端连接电源电压，第二端经由所述第五电阻连接所述第二二极管的阳极；所述第二二极管的阴极连接所述执行单元的控制端。

7.根据权利要求6所述的MCU故障延时电路，其特征在于：所述第三晶体管为PMOS管；所述第三晶体管的第一端为源极，第二端为漏极，控制端为栅极。

8.根据权利要求1所述的MCU故障延时电路，其特征在于：所述执行单元为MOS管、三极管或继电器。

9.一种电子产品，其特征在于，所述电子产品至少包括：如权利要求1-8任意一项所述的MCU故障延时电路。

Images