CN217507374U - 一种led芯片 - Google Patents

Abstract

本实用新型提供了一种LED芯片，通过设置在外延叠层的台面依次形成第一电流阻挡层和电流扩展层，且P型电极包括互连的P型连接部和P型扩展部；其中，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接；所述P型扩展部从所述P型连接部的外围通过层叠于所述电流扩展层表面的方式延伸至所述台面的边缘。基于此，解决了大驱动电流所导致的电流拥挤现象，并有效提高LED的外量子效率。同时，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接，可有效解决电极的脱落问题，提高LED芯片的可靠性。

Description

一种LED芯片

技术领域

本实用新型涉及发光二极管领域，尤其涉及一种LED芯片。

背景技术

随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在显示屏的发展前景。LED芯片，作为LED 灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N 型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。

随着市场对发光二极管的亮度需求越来越高，芯片的尺寸做得越来越大，驱动电流也变大，获得大功率的LED。使得芯片结构需要跟着不断地改进优化；目前采用各种电极优化的芯片结构成为超亮度芯片主流结构；然而，仍存在电极的电流拥挤及可靠性不好的问题。

有鉴于此，为克服现有技术LED芯片的上述缺陷，本发明人专门设计了一种LED芯片，本案由此产生。

实用新型内容

本实用新型的目的在于提供一种LED芯片，以解决LED芯片电流拥挤及电极可靠性的问题。

为了实现上述目的，本实用新型采用的技术方案如下：

一种LED芯片，包括：

衬底；

设置于所述衬底表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的N型半导体层、有源区以及P型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的N型半导体层形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；

第一电流阻挡层，其层叠于所述台面的部分表面；

电流扩展层，其层叠于所述台面且至少覆盖部分所述第一电流阻挡层；

P型电极，其包括互连的P型连接部和P型扩展部；其中，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接；所述P型扩展部从所述P型连接部的外围通过层叠于所述电流扩展层表面的方式延伸至所述台面的边缘；且所述P型扩展部与所述第一电流阻挡层在所述衬底表面的投影重叠；

N型电极，其层叠于所述凹槽；

钝化层，其覆盖所述P型扩展部及所述外延叠层的裸露部。

优选地，所述P型扩展部在所述衬底表面的投影面积小于所述第一电流阻挡层在所述衬底表面的投影面积。

优选地，在所述凹槽底面设有第二电流阻挡层，且所述N型电极包括互连的N型连接部和N型扩展部；

其中，所述N型连接部层叠于所述第二电流阻挡层的表面，并通过通孔嵌入所述第二电流阻挡层的方式与所述N型半导体层形成连接；所述N型扩展部从所述N型连接部的外围通过层叠于所述第二电流阻挡层表面的方式往所述台面方向延伸，且所述N型连接部远离所述凹槽的侧壁而设置；

且，所述钝化层还覆盖所述N型扩展部。

优选地，所述N型半导体层包括沿所述衬底表面依次堆叠的第一N型半导体层和第二N型半导体层，且所述第二N型半导体层的N型掺杂浓度大于第一N型半导体层的N型掺杂浓度。

优选地，所述凹槽具有倾斜底面，且所述倾斜底面靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，所述倾斜底面的另一端裸露所述第一N型半导体层，且至少部分所述N型扩展部对应所述第二N型半导体层的裸露部而形成。

优选地，所述凹槽具有阶梯状底面，且所述阶梯状底面在靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，相对端裸露所述第一N型半导体层，且至少部分所述N型扩展部对应所述第二N型半导体层的裸露部而形成。

优选地，至少部分所述N型连接部层叠于所述第一N型半导体层的裸露部。

优选地，设置于所述第一N型半导体层裸露部的N型扩展部的面积为 S1，设置于所述第二N型半导体层裸露部的N型扩展部的面积为S2，则S2 ≥S1。

优选地，所述电流扩展层为透明导电材料，具体的可包括ITO透明导电层、IZO透明导电层中的一种或多种。

经由上述的技术方案可知，本实用新型提供的LED芯片，通过设置在外延叠层的台面依次形成第一电流阻挡层和电流扩展层，且P型电极包括互连的P型连接部和P型扩展部；其中，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接；所述P型扩展部从所述P型连接部的外围通过层叠于所述电流扩展层表面的方式延伸至所述台面的边缘；且所述P型扩展部与所述第一电流阻挡层在所述衬底表面的投影重叠。从而使流经所述P型扩展部的电流通过其下方的第一电流阻挡层阻挡后，通过所述电流扩展层往所述台面的边缘扩展，进而使电流在发光台面(即P面)均匀地扩散；因此，基于上述结构，解决了大驱动电流所导致的电流拥挤现象，并有效提高LED的外量子效率。同时，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接，可有效解决电极的脱落问题，提高LED芯片的可靠性。

同样的，所述N型电极包括互连的N型连接部和N型扩展部；其中，所述N型连接部层叠于所述第二电流阻挡层的表面，并通过通孔嵌入所述第二电流阻挡层的方式与所述N型半导体层形成连接；所述N型扩展部从所述 N型连接部的外围通过层叠于所述第二电流阻挡层表面的方式往所述台面方向延伸，且所述N型连接部远离所述凹槽的侧壁而设置。亦可实现使电流在发光N面的均匀地扩散，同时也有效解决了电极的脱落问题，提高LED芯片的可靠性。

其次，所述N型半导体层包括沿所述衬底表面依次堆叠的第一N型半导体层和第二N型半导体层，且所述第二N型半导体层的N型掺杂浓度大于第一N型半导体层的N型掺杂浓度。进一步地，所述凹槽具有倾斜底面，且所述倾斜底面靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，所述倾斜底面的另一端裸露所述第一N型半导体层，且至少部分所述N型扩展部对应所述第二N型半导体层的裸露部而形成。由于N型扩展部在靠近N型连接部的一侧设置于低掺杂的N型半导体层表面，其电阻阻值较大；而远离所述N型连接部(即N型连接部的尾端)设置于高掺的N型半导体层表面，其电阻阻值较小；从而引导N面的电流经N型电极引入后扩展至N型连接部的尾端(即靠近凹槽侧壁的一端)，进而使电流在N面更加均匀地扩散。

然后，设置于所述第一N型半导体层裸露部的N型扩展部的面积为S1，设置于所述第二N型半导体层裸露部的N型扩展部的面积为S2，则S2≥S1。从而有效调节N型连接部头、尾两端的电流分布配比，充分保障N型连接部的尾端(即靠近凹槽侧壁的一端)的电流分布，使电流在N面更加均匀地扩散。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例1所提供的LED芯片的结构示意图；

图2.1至图2.8为本实用新型实施例1所提供的LED芯片的制作方法步骤所对应的结构示意图；

图3为本实用新型实施例2所提供的LED芯片的结构示意图；

图4.1至图4.8为本实用新型实施例2所提供的LED芯片的制作方法步骤所对应的结构示意图；

图5为本实用新型实施例3所提供的LED芯片的结构示意图；

图中符号说明：1、衬底，2、N型半导体层，2.1、第一N型半导体层， 2.2、第二N型半导体层，3、有源区，4、P型半导体层，5.1、第一电流阻挡层，5.2、第二电流阻挡层，6、电流扩展层，7.1、P型连接部，7.2、P型扩展部，8.1、N型连接部，8.2、N型扩展部，9、钝化层，10、台面，11、凹槽，12、通孔。

具体实施方式

为使本实用新型的内容更加清晰，下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1

如图1所示，一种LED芯片，包括：

衬底1；

设置于衬底1表面的外延叠层，外延叠层至少包括沿第一方向依次堆叠的N型半导体层2、有源区3以及P型半导体层4，且外延叠层的局部区域蚀刻至部分的N型半导体层2形成凹槽11及台面10；第一方向垂直于衬底 1，并由衬底1指向外延叠层；

第一电流阻挡层5.1，其层叠于台面10的部分表面；

电流扩展层6，其层叠于台面10且至少覆盖部分第一电流阻挡层5.1；

P型电极，其包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部 7.1的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P 型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠；

N型电极，其层叠于凹槽11；

钝化层9，其覆盖P型扩展部7.2及外延叠层的裸露部。

值得一提的是，衬底1的类型在本实施例的LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层的N型半导体层2、有源区3以及P型半导体层4的材料在本实施例的LED芯片也可以不受限制，例如，N型半导体层2可以是但不限于N型氮化镓层，相应地，P型半导体层4可以是但不限于P型氮化镓层；

需要说明的是，本实用新型实施例并不限定P型扩展部7.2的数量及其分布状态，可根据产品需求(含尺寸、发光参数等)适应性地调整。

同样的，钝化层9包括但不限于SiO₂钝化层、Si₃N₄钝化层、Al₂O₃钝化层中的一种或多种堆叠。。

另外，P型电极和N型电极可以是但不限于金锡电极。

本实用新型实施例中，P型扩展部7.2在衬底1表面的投影面积小于第一电流阻挡层5.1在衬底1表面的投影面积。

本实用新型实施例中，在凹槽11底面设有第二电流阻挡层5.2，且N型电极包括互连的N型连接部8.1和N型扩展部8.2；

其中，N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔 12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部 8.2从N型连接部8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸，且N型连接部8.1远离凹槽11的侧壁而设置；

且，钝化层9还覆盖N型扩展部8.2。

需要说明的是，本实用新型实施例并不限定N型扩展部8.2的数量及其分布状态，可根据产品需求(含尺寸、发光参数等)适应性地调整N型扩展部8.2和P型扩展部7.2的数量及其相互位置关系。

本实用新型实施例中，电流扩展层6为透明导电材料，具体的可包括ITO 透明导电层、IZO透明导电层中的一种或多种。

本实用新型实施例还提供了一种LED芯片的制备方法，制备方法包括如下步骤：

步骤S01、如图2.1所示，提供一衬底1；

步骤S02、如图2.2所示，层叠一外延叠层于衬底1表面，外延叠层包括沿第一方向依次堆叠的N型半导体层2、有源区3以及第二型半导体层，第一方向垂直于衬底1，并由衬底1指向外延叠层；

步骤S03、如图2.3所示，将外延叠层的局部区域蚀刻至部分的N型半导体层2，形成凹槽11及台面10；

步骤S04、如图2.4所示，沉积电流阻挡层，使台面10形成第一电流阻挡层5.1，使凹槽11形成第二电流阻挡层5.2；

步骤S05、如图2.5所示，制作电流扩展层6，其层叠于台面10且覆盖第一电流阻挡层5.1；

步骤S06、如图2.6所示，刻蚀电流扩展层6及第一电流阻挡层5.1，使其形成具有裸露P型半导体层4的通孔12；

刻蚀第二电流阻挡层5.2，使其形成具有裸露N型半导体层2的通孔12；

步骤S07、如图2.7所示，蒸镀形成P型电极和N型电极；

P型电极包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部7.1 的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠；

N型电极包括互连的N型连接部8.1和N型扩展部8.2；其中，N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部8.2从N型连接部 8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸，且N型连接部8.1远离凹槽11的侧壁而设置；

步骤S08、如图2.8所示，制作钝化层9，其覆盖N型扩展部8.2、P型扩展部7.2及外延叠层的裸露部。

经由上述的技术方案可知，本实用新型提供的LED芯片，通过设置在外延叠层的台面10依次形成第一电流阻挡层5.1和电流扩展层6，且P型电极包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部7.1的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠。从而使流经P型扩展部7.2的电流通过其下方的第一电流阻挡层5.1阻挡后，通过电流扩展层6往台面10 的边缘扩展，进而使电流在发光台面10(即P面)均匀地扩散；因此，基于上述结构，解决了大驱动电流所导致的电流拥挤现象，并有效提高LED的外量子效率。同时，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接，可有效解决电极的脱落问题，提高LED芯片的可靠性。

同样的，N型电极包括互连的N型连接部8.1和N型扩展部8.2；其中， N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部8.2从N型连接部8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸，且N型连接部8.1远离凹槽11的侧壁而设置。亦可实现使电流在发光 N面的均匀地扩散，同时也有效解决了电极的脱落问题，提高LED芯片的可靠性。

经由上述的技术方案可知，本实用新型提供的LED芯片的制备方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。

实施例2

如图3所示，一种LED芯片，包括：

衬底1；

设置于衬底1表面的外延叠层，外延叠层至少包括沿第一方向依次堆叠的N型半导体层2、有源区3以及P型半导体层4，且外延叠层的局部区域蚀刻至部分的N型半导体层2形成凹槽11及台面10；第一方向垂直于衬底 1，并由衬底1指向外延叠层；其中，第二N型半导体层2.2的N型掺杂浓度大于第一N型半导体层2.1的N型掺杂浓度；凹槽11具有倾斜底面，且倾斜底面靠近凹槽11侧壁的一端裸露第二N型半导体层2.2，倾斜底面的另一端裸露第一N型半导体层2.1；

第一电流阻挡层5.1，其层叠于台面10的部分表面；

电流扩展层6，其层叠于台面10且至少覆盖部分第一电流阻挡层5.1；

P型电极，其包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部 7.1的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P 型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠；

N型电极，其层叠于凹槽11；

钝化层9，其覆盖P型扩展部7.2及外延叠层的裸露部。

值得一提的是，衬底1的类型在本实施例的LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层的N型半导体层2、有源区3以及P型半导体层4的材料在本实施例的LED芯片也可以不受限制，例如，N型半导体层2可以是但不限于N型氮化镓层，相应地，P型半导体层4可以是但不限于P型氮化镓层；

需要说明的是，本实用新型实施例并不限定P型扩展部7.2的数量及其分布状态，可根据产品需求(含尺寸、发光参数等)适应性地调整。

需要说明的是，本实用新型实施例并不限定第一N型半导体层2.1和第二N型半导体层2.2，只要满足第二N型半导体层2.2的N型掺杂浓度大于第一N型半导体层2.1的N型掺杂浓度，且N型半导体层2可与有源区3、 P型半导体层4充分配合实现LED的发光要求即可。

同样的，钝化层9的材料可以是但不限于SiO2(二氧化硅)。

另外，P型电极和N型电极可以是但不限于金锡电极。

本实用新型实施例中，P型扩展部7.2在衬底1表面的投影面积小于第一电流阻挡层5.1在衬底1表面的投影面积。

本实用新型实施例中，在凹槽11底面设有第二电流阻挡层5.2，且N型电极包括互连的N型连接部8.1和N型扩展部8.2；

其中，N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔 12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部 8.2从N型连接部8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸，且至少部分N型连接部8.1层叠于第一N型半导体层2.1 的裸露部，至少部分N型扩展部8.2对应第二N型半导体层2.2的裸露部而形成；且N型连接部8.1远离凹槽11的侧壁而设置；

且，钝化层9还覆盖N型扩展部8.2。

需要说明的是，本实用新型实施例并不限定N型扩展部8.2的数量及其分布状态，可根据产品需求(含尺寸、发光参数等)适应性地调整N型扩展部8.2和P型扩展部7.2的数量及其相互位置关系。

本实用新型实施例中，设置于第一N型半导体层2.1裸露部的N型扩展部8.2的面积为S1，设置于第二N型半导体层2.2裸露部的N型扩展部8.2 的面积为S2，则S2≥S1。

本实用新型实施例还提供了一种LED芯片的制备方法，制备方法包括如下步骤：

步骤S01、如图4.1所示，提供一衬底1；

步骤S02、如图4.2所示，层叠一外延叠层于衬底1表面，外延叠层包括沿第一方向依次堆叠的N型半导体层2、有源区3以及第二型半导体层，第一方向垂直于衬底1，并由衬底1指向外延叠层；且N型半导体层2包括沿衬底1表面依次堆叠的第一N型半导体层2.1和第二N型半导体层2.2，且第二N型半导体层2.2的N型掺杂浓度大于第一N型半导体层2.1的N型掺杂浓度；

步骤S03、如图4.3所示，将外延叠层的局部区域蚀刻至部分的N型半导体层2，形成凹槽11及台面10；其中，凹槽11具有倾斜底面，且倾斜底面靠近凹槽11侧壁的一端裸露第二N型半导体层2.2，倾斜底面的另一端裸露第一N型半导体层2.1；

步骤S04、如图4.4所示，沉积电流阻挡层，使台面10形成第一电流阻挡层5.1，使凹槽11形成第二电流阻挡层5.2；

步骤S05、如图4.5所示，制作电流扩展层6，其层叠于台面10且覆盖第一电流阻挡层5.1；

步骤S06、如图4.6所示，刻蚀电流扩展层6及第一电流阻挡层5.1，使其形成具有裸露P型半导体层4的通孔12；

刻蚀第二电流阻挡层5.2，使其形成具有裸露N型半导体层2的通孔12；

步骤S07、如图4.7所示，蒸镀形成P型电极和N型电极；

P型电极包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部7.1 的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠；

N型电极包括互连的N型连接部8.1和N型扩展部8.2；其中，N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部8.2从N型连接部 8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸；且至少部分N型连接部8.1层叠于第一N型半导体层2.1的裸露部，至少部分N型扩展部8.2对应第二N型半导体层2.2的裸露部而形成；且N型连接部8.1远离凹槽11的侧壁而设置；

步骤S08、如图4.8所示，制作钝化层9，其覆盖N型扩展部8.2、P型扩展部7.2及外延叠层的裸露部。

优选地，设置于第一N型半导体层2.1裸露部的N型扩展部8.2的面积为S1，设置于第二N型半导体层2.2裸露部的N型扩展部8.2的面积为S2，则S2≥S1。

经由上述的技术方案可知，本实用新型提供的LED芯片，通过设置在外延叠层的台面10依次形成第一电流阻挡层5.1和电流扩展层6，且P型电极包括互连的P型连接部7.1和P型扩展部7.2；其中，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接；P型扩展部7.2从P型连接部7.1的外围通过层叠于电流扩展层6表面的方式延伸至台面10的边缘；且P型扩展部7.2与第一电流阻挡层5.1在衬底1表面的投影重叠。从而使流经P型扩展部7.2的电流通过其下方的第一电流阻挡层5.1阻挡后，通过电流扩展层6往台面10 的边缘扩展，进而使电流在发光台面10(即P面)均匀地扩散；因此，基于上述结构，解决了大驱动电流所导致的电流拥挤现象，并有效提高LED的外量子效率。同时，P型连接部7.1层叠于第一电流阻挡层5.1的表面，并通过通孔12嵌入第一电流阻挡层5.1的方式与P型半导体层4形成连接，可有效解决电极的脱落问题，提高LED芯片的可靠性。

同样的，N型电极包括互连的N型连接部8.1和N型扩展部8.2；其中， N型连接部8.1层叠于第二电流阻挡层5.2的表面，并通过通孔12嵌入第二电流阻挡层5.2的方式与N型半导体层2形成连接；N型扩展部8.2从N型连接部8.1的外围通过层叠于第二电流阻挡层5.2表面的方式往台面10方向延伸，且N型连接部8.1远离凹槽11的侧壁而设置。亦可实现使电流在发光 N面的均匀地扩散，同时也有效解决了电极的脱落问题，提高LED芯片的可靠性。

其次，N型半导体层2包括沿衬底1表面依次堆叠的第一N型半导体层 2.1和第二N型半导体层2.2，且第二N型半导体层2.2的N型掺杂浓度大于第一N型半导体层2.1的N型掺杂浓度。进一步地，凹槽11具有倾斜底面，且倾斜底面靠近凹槽11侧壁的一端裸露第二N型半导体层2.2，倾斜底面的另一端裸露第一N型半导体层2.1，且至少部分N型扩展部8.2对应第二N 型半导体层2.2的裸露部而形成。由于N型扩展部8.2在靠近N型连接部8.1 的一侧设置于低掺杂的N型半导体层2表面，其电阻阻值较大；而远离N型连接部8.1(即N型连接部8.1的尾端)设置于高掺的N型半导体层2表面，其电阻阻值较小；从而引导N面的电流经N型电极引入后扩展至N型连接部8.1的尾端(即靠近凹槽11侧壁的一端)，进而使电流在N面更加均匀地扩散。

然后，设置于第一N型半导体层2.1裸露部的N型扩展部8.2的面积为 S1，设置于第二N型半导体层2.2裸露部的N型扩展部8.2的面积为S2，则S2≥S1。从而有效调节N型连接部8.1头、尾两端的电流分布配比，充分保障N型连接部8.1的尾端(即靠近凹槽11侧壁的一端)的电流分布，使电流在N面更加均匀地扩散。

经由上述的技术方案可知，本实用新型提供的LED芯片的制备方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。

实施例3

本实施例与实施例2所存在的区别仅仅在于：如图5所示，本实施例中，所述凹槽具有阶梯状底面，且所述阶梯状底面在靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，相对端裸露所述第一N型半导体层，从而使N 型扩展部从N型连接部的外围通过层叠于第二电流阻挡层表面的方式往台面方向延伸；且至少部分N型连接部层叠于第一N型半导体层的裸露部，至少部分N型扩展部对应第二N型半导体层的裸露部而形成；且N型连接部远离凹槽的侧壁而设置。

就其制备方法而言，根据实施例2所记载的制备方法做相应地调整即可，本实施例对此不作赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED芯片，其特征在于，包括：

衬底；

设置于所述衬底表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的N型半导体层、有源区以及P型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的N型半导体层形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；

第一电流阻挡层，其层叠于所述台面的部分表面；

电流扩展层，其层叠于所述台面且至少覆盖部分所述第一电流阻挡层；

P型电极，其包括互连的P型连接部和P型扩展部；其中，所述P型连接部层叠于所述第一电流阻挡层的表面，并通过通孔嵌入所述第一电流阻挡层的方式与所述P型半导体层形成连接；所述P型扩展部从所述P型连接部的外围通过层叠于所述电流扩展层表面的方式延伸至所述台面的边缘；且所述P型扩展部与所述第一电流阻挡层在所述衬底表面的投影重叠；

N型电极，其层叠于所述凹槽；

钝化层，其覆盖所述P型扩展部及所述外延叠层的裸露部。

2.根据权利要求1所述的LED芯片，其特征在于，所述P型扩展部在所述衬底表面的投影面积小于所述第一电流阻挡层在所述衬底表面的投影面积。

3.根据权利要求1所述的LED芯片，其特征在于，在所述凹槽底面设有第二电流阻挡层，且所述N型电极包括互连的N型连接部和N型扩展部；

其中，所述N型连接部层叠于所述第二电流阻挡层的表面，并通过通孔嵌入所述第二电流阻挡层的方式与所述N型半导体层形成连接；所述N型扩展部从所述N型连接部的外围通过层叠于所述第二电流阻挡层表面的方式往所述台面方向延伸，且所述N型连接部远离所述凹槽的侧壁而设置；

且，所述钝化层还覆盖所述N型扩展部。

4.根据权利要求3所述的LED芯片，其特征在于，所述N型半导体层包括沿所述衬底表面依次堆叠的第一N型半导体层和第二N型半导体层，且所述第二N型半导体层的N型掺杂浓度大于第一N型半导体层的N型掺杂浓度。

5.根据权利要求4所述的LED芯片，其特征在于，所述凹槽具有倾斜底面，且所述倾斜底面靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，所述倾斜底面的另一端裸露所述第一N型半导体层，且至少部分所述N型扩展部对应所述第二N型半导体层的裸露部而形成。

6.根据权利要求4所述的LED芯片，其特征在于，所述凹槽具有阶梯状底面，且所述阶梯状底面在靠近所述凹槽侧壁的一端裸露所述第二N型半导体层，相对端裸露所述第一N型半导体层，且至少部分所述N型扩展部对应所述第二N型半导体层的裸露部而形成。

7.根据权利要求5或6所述的LED芯片，其特征在于，至少部分所述N型连接部层叠于所述第一N型半导体层的裸露部。

8.根据权利要求7所述的LED芯片，其特征在于，设置于所述第一N型半导体层裸露部的N型扩展部的面积为S1，设置于所述第二N型半导体层裸露部的N型扩展部的面积为S2，则S2≥S1。

9.根据权利要求1所述的LED芯片，其特征在于，所述电流扩展层包括ITO透明导电层、IZO透明导电层中的一种或多种堆叠。

10.根据权利要求1所述的LED芯片，其特征在于，所述钝化层包括SiO₂钝化层、Si₃N₄钝化层、Al₂O₃钝化层中的一种或多种堆叠。

Images