CN217388893U - 机载dfti数据采集与状态警告装置 - Google Patents

Abstract

本实用新型属于机载设备的技术领域，具体涉及一种机载DFTI数据采集与状态警告装置，其包括数据接收解码单元；中央处理器单元，其与所述数据接收解码单元联接；输出单元，其与所述中央处理器单元和所述数据接受解码单元联接；总线，所述接受解码单元、所述中央处理器单元和所述输出单元均与总线连接；其中，所述输出单元输出以太网数据流、RS‑422数据流和告警信息。本实用新型是桥接飞控计算机与机载通用测试系统之间的桥梁，实现最多8台飞控计算机参数的接收与数据转换；同时可以对用户关心的参数进行实时解算并对外输出告警信息。

Description

机载DFTI数据采集与状态警告装置

技术领域

本实用新型属于机载设备的技术领域，具体涉及一种机载DFTI数据采集与状态警告装置。

背景技术

DFTI接口是电传飞控计算机预留给后端测试系统的专用飞行测试接口，此接口用于同步飞控计算机数据输出，数据的可靠性、正确性是飞行试验中鉴定飞控计算机性能的关键。

DFTI接口是一种非标准接口，且要兼顾多通道、接口隔离、数据解算、接口转换、小型化、机载应用等需求，市场上有且只有某个功能的DFTI接口产品，并没有集成功能且产品体积小型化的产品。

为了解决这些问题，本实用新型提供了一种机载DFTI数据采集与状态警告装置。

实用新型内容

本实用新型的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。

本实用新型还有一个目的是提供机载DFTI数据采集与状态警告装置，其可实现对X型飞控计算机系统输出的数据采集，附加时间标记，形成符合IENA标准的以太网数据流、多路参数可挑选的RS-422数据流以及相关飞机告警信息。

为了实现根据本实用新型的这些目的和其它优点，本实用新型提供了一种机载DFTI数据采集与状态警告装置，包括：

数据接收解码单元；

中央处理器单元，其与所述数据接收解码单元联接；

输出单元，其与所述中央处理器单元和所述数据接受解码单元联接；

总线，所述接受解码单元、所述中央处理器单元和所述输出单元均与总线连接；

其中，所述输出单元输出以太网数据流、RS-422数据流和告警信息。

优选的是，所述数据接收解码单元包括FIFO缓存模块，RS-422输出模块、告警信息输出模块，所述RS-422输出模块与所述告警信息输出模块联接，FIFO缓存模块，RS-422输出模块、告警信息输出模块均与所述总线联接。

优选的是，所述FIFO缓冲模块包括隔离接口、1553解码器、FIFO通道，所述隔离接管口为RS-485/422收发器，所述隔离接口与所述1553解码器连接，所述1553解码器与所述FIFO通道连接，所述FIFO通道与所述总线控制模块连接。

优选的是，所述RS-422输出模块包括挑参逻辑模块、RS-422发送模块和RS-422输出驱动模块，所述挑参逻辑模块与所述告警信息输出模块连接，所述挑参逻辑模块与所述RS-422发送模块连接，所述RS-422发送模块与所述RS-422输出驱动模块连接；所述告警信息输出模块包括离散量输出电路和Microblaze软核，所述Microblaze软核与所述离散量隔离输出电路和所述挑参逻辑模块连接；

其中，所述RS-422输出驱动模块为AM26LV31EIPW芯片。

优选的是，所述离散量隔离输出电路包括隔离电源和光耦芯片，所述隔离电源的一端与所述Microblaze软核连接，所述隔离电源的另一端与所述光耦芯片的输入端连接，所述光耦芯片的输出端输出告警信息；

其中，所述隔离点电源为DC-DC转换器，所述光耦芯片为HCPL-2231。

优选的是，所述中央处理器单元包括IRIG-B解调模块、以太网逻辑模块、FLASH模块和控制器，所述IRIG-B解调模块、所述以太网逻辑模块和所述FLASH模块分别与控制器连接，所述FLASH模块与所述IRIG-B解调模块和所述以太网逻辑模块连接。

优选的是，所述IRIG-B解调模块包括IRIG-B调理模块和IRIG-B解码模块，所述IRIG-B调理模块与所述IRIG-B解码模块连接，所述IRIG-B解码模块与所述FLASH模块连接；

其中，所述IRIG-B调理模块包括AGC自动增益电路，所述AGC自动增益电路与所述IRIG-B解码模块连接，所述AGC自动增益电路完成对AC码的解调输出，生成时钟和数据脉冲。

优选的是，所述IRIG-B解码模块为FPGA芯片，所述控制器选择XC72020芯片。

其中，所述FPGA芯片的型号为XC7A100T-2CSG324I。

优选的是，所述以太网逻辑模块包括以太网PHY模块和以太网逻辑模块，所述以太网PHY模块与所述以太网逻辑模块连接，所述以太网逻辑模块与所述控制器连接；

其中，所述以太网PHY选择PHY芯片，所述以太网逻辑模块选择DP83640芯片。

优选的是，还包括电源模块，所述数据接收解码单元、所述中央处理器单元、所述数据接收解码单元均与所述电源模块连接。

本实用新型至少包括以下有益效果

1、本实用新型提供的机载DFTI数据采集与状态警告装置，其能够与飞控计算机接口实现电气隔离，有效保护原机设备。

2、本实用新型提供的机载DFTI数据采集与状态警告装置，其能够实现8路“非标准”数据流的解算、融合并以标准数据格式输出。

3、本实用新型提供的机载DFTI数据采集与状态警告装置，其能够实现对IRIG-B时间码的授时支持，同步与机载测试系统时间源。

4、本实用新型提供的机载DFTI数据采集与状态警告装置，其可实现对用户关心参数的挑选与解算，输出挑参信息与告警信息。

5、本实用新型提供的机载DFTI数据采集与状态警告装置，其设备高度集成化，体积小、功耗低、易于进行功能扩展，具有很强的市场竞争力。

附图说明

图1是所述机载DFTI数据采集与状态警告装置的结构原理图；

图2是所述数据接收解码单元的结构原理图；

图3是所述RS-485/422收发器的结构原理图；

图4是所述离散量隔离输出电路的原理图；

图5是所述中央处理器单元的结构原理图；

图6是所述IRIG-B解调模块的结构原理图；

图7是所述以太网逻辑模块的电路原理图；

图8是所述RS-422输出驱动模块的电路原理图；

图9是电源前端电路的原理图；

图10是电源隔离转换电路的原理图；

图11是所述1553解码中“命令字”的三种类型的同步头原理图；

图12是所述1553解码中“数据字”的两种类型的同步头原理图。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

在本说明书中，当一个元件被提及为“连接至或耦接至”另一个元件或“设置在另一个元件中”时，其可以“直接”连接至或耦接至另一元件或“直接”设置在另一元件中。或以其他元件介于其间的方式连接至或耦接至另一元件或设置在另一元件中，除非其被体积为“直接耦接至或连接至”另一元件或“直接设置”在另一元件中。此外，应理解，当一个元件被提及为“在另一元件上”、“在另一元件上方”、“在另一元件下”或“在另一元件下方”时，其可与另一元件“直接”接触或以其间介入有其他元件的方式与另一元件接触，除非其被提及为与另一元件直接接触。

如图1所示，本实用新型提供了一种机载DFTI数据采集与状态警告装置，包括：

数据接收解码单元；

中央处理器单元，其与所述数据接收解码单元联接；

输出单元，其与所述中央处理器单元和所述数据接受解码单元联接；

总线，所述接受解码单元、所述中央处理器单元和所述输出单元均与总线连接；

其中，所述输出单元输出以太网数据流、RS-422数据流和告警信息。

该装置接收飞控计算机系统输出的8路符合RS-422电平、1553B数据格式的串行数据，对采集到的数据块添加时间信息(用来识别该数据块的到达时刻)；同时按照数据块的到达的时间顺序生成100％飞控参数的以太网(符合IENA标准)数据流，供记录设备进行实时存储。

同时机载DFTI数据采集与状态告警装置可以选取用户关心的参数，附加时间字信息，形成参数可挑选的RS-422数据流(位速率1Mbps)，供遥测设备进行实时监控。此外该装置可对采集到的飞控参数进行解算并输出四级故障告和警信息，为后端设备提供决策判断。

在上述情况的基础上，具体的，如图2所示，所述数据接收解码单元包括FIFO缓存模块，RS-422输出模块、告警信息输出模块，所述RS-422输出模块与所述告警信息输出模块联接，FIFO缓存模块，RS-422输出模块、告警信息输出模块均与所述总线联接。

具体的，所述FIFO缓冲模块包括隔离接口、1553解码器、FIFO通道，如图3所示，所述隔离接口为RS-485/422收发器，所述隔离接口与所述1553解码器连接，所述1553解码器与所述FIFO通道连接，所述FIFO通道与所述总线控制模块连接。

本项目选取了ADI公司的一款信号和电源隔离RS-485/422收发器作为隔离接口的输入接口，不仅对接口进行了隔离而且与飞控计算机的RS-422接口良好匹配。

如图3所示，此RS-485/422收发器具备±15KVESD保护功能的完全集成式5KV信号和电源隔离数据收发器。该器件集成ADI公司的iCoupler技术，将一个三通道隔离器，一个三态差分线路驱动器，一个差分输入接收器和ADI公司的ISOPowerDC/DC转换器集成于单封装内，实现完全集成的信号和电源隔离RS-485解决方案。该器件支持5V或3.3V单电源供电，最高支持16Mbps的总线速率。

其中，所述1553B总线解码设计

1)MIL-STD-1553B总线概述

MIL-STD-1553B总线是美国空军电子子系统联网的标准总线，是一种中央集权式的串行总线，总线组成包括一个总线控制器，负责总线的调度、管理，是总线通信的发起者和组织者；若干(不超过31个)远程终端，另外还可以有一种设备即总线监视器，用于监视总线的运行。该总线采用指令应答方式实现系统通信，采用冗余通道和奇校验以及相应的错误处理来提高系统通信的可靠性。由于1553B总线具有极高的可靠性，因而在航空、航天军事等领域的电子联网系统中得到了广泛的应用。1553B总线采用异步数据传输方式，码速率为1Mbps，数据编码采用曼彻斯特Ⅱ双极性码，差分传输，一般采用屏蔽双绞线作为传输介质。

一个典型的1553B总线本身是一个二冗余的结构，包括总线A核总线B，所有的总线设备(BC、RT、BM)都以并联方式共享总线的主线部分。总线上只能有一个总线控制器BC和不多于31远程终端RT，总线监视器可选，一般不参与总线通信。

2)MIL-STD-1553B总线消息类型

1553B总线消息类型共分为三种，命令字、数据字、状态字，编码方式方式均采用曼彻斯特Ⅱ双极性编码。曼彻斯特编码在每个位中间都会有一次电平的翻转，利用电平的跳变可以产生同步信号，所以又称为“自含时钟编码信号”，发送曼彻斯特编码无需时钟信号即可进行解码。

3)“非标准”1553B总线解码

飞控计算机输出的串行数据流实际上是一种比较特殊的总线特性，在电气特性上符合RS-422标准，但是在数据的编码方式和组织结构上符合1553总线标准，详见GJB-289A标准。根据技术指标，飞控计算机FTI接口输出的串行数据流包括一个“命令字”+256个“数据字”，所以，1553B总线的解码关键是同步头也就是“命令字”和“数据字”的识别。由1553B总线编码原理可知，“命令字”前1.5个时钟周期是高电平，后1.5个时钟周期是低电平，而数据字正好相反，考虑后面数据位的电平变化“命令字”共有如图11的三种类型的同步头。“数据字”共有如图12的两种类型的同步头。当解码得到同步头后，就可以根据串行码流恢复出来的时钟对数据位进行解码判断。

在上述情况的基础上，具体的，所述RS-422输出模块包括挑参逻辑模块、RS-422发送模块和RS-422输出驱动模块，所述挑参逻辑模块与所述告警信息输出模块连接，所述挑参逻辑模块与所述RS-422发送模块连接，所述RS-422发送模块与所述RS-422输出驱动模块连接；所述告警信息输出模块包括离散量输出电路和Microblaze软核，所述Microblaze软核与所述离散量隔离输出电路和所述挑参逻辑模块连接；

其中，如图8所示，所述RS-422输出驱动模块为AM26LV31EIPW芯片。

关于RS-422输出驱动模块可选参数RS-422模块是该板卡的核心模块之一，该模块用于实现数据的实时监控。为了保证参数挑选的可靠性，充分利用FPGA硬件资源，本方案采用硬件电路实现参数挑选。

挑参采用RAM+FIFO的形式实现，RAM在设备初始化的时通过底板总线写入各通道的挑参配置信息，FIFO中则缓存包括同步头、时间字、参数信息，具体流程如下：

当1553B解码FIFO中编程满标志置位使，挑参模块开始工作，首先完成了同步头、时间字等信息的写入。

系统进入挑参状态后，会循环读出RAM中存储的挑参信息，比对判断哪些参数需要被选中并把被选中的参数写入FIFO。

当1553B解码FIFO中空标志位置位时，产生结束脉冲，完成一次硬件挑参。

2)RS-422输出单元设计

RS-422驱动模块使用标准的TI公司的芯片AM26LV31EIPW，该芯片为3.3V单电源供电，符合标准的TIA/EIA-422-B电气标准，芯片具备ESD保护功能，最高可以工作在32MHz的速率下，可以满足技术协议要求的1Mbps的速率要

在上述实施例的基础上，又一个实施例，如图4所示，所述离散量隔离输出电路包括隔离电源和光耦芯片，所述隔离电源的一端与所述Microblaze软核连接，所述隔离电源的另一端与所述光耦芯片的输入端连接，所述光耦芯片的输出端输出告警信息；

其中，所述隔离点电源为DC-DC转换器，所述光耦芯片为HCPL-2231。

隔离接口设计

本实用新型的隔离接口还包括离散量输出接口，其主要为离散量隔离输出电路，如图4所示，输出接口电路主要由隔离电源与光耦芯片组成。隔离电源选取的Linear公司的具有2KVAC隔离保护功能的uModule DC/DC转换器，此转换器尺寸较小，具有较宽的电压输入范围，外围仅需一个电阻就可以对输出电压进行调节。

如图4所示，离散量输出由光电隔离电路组成，其作用是实现了输入信号与输出信号的电气隔离，整体电路要保证隔离前端的三极管工作在饱和模式，当管子导通时，流过光电二极管的电流要满足光耦芯片的正向导通电流(1.8mA～5mA)条件。隔离后端的三极管起到开关作用，当管子导通时，输出被拉高至14.6V左右，当管子截止时，电压输出为默认0V左右。

如图2所示，数据接收解码单元集成在数据接收(DRC)板上，整个板卡中包含有8个这样独立的数据接收处理单元。从功能上区分DRC板卡可分为3部分，外部接口模块、数据处理模块、总线接口模块；从硬件芯片则分为4部分，分别是隔离芯片、RS-422驱动芯片、外部非易失性存储器和可编程逻辑器件。

整个板卡中包含有8个这样独立的数据接收处理单元。从功能上区分DRC板卡可分为3部分，外部接口模块、数据处理模块、总线接口模块；从硬件芯片则分为4部分，分别是隔离芯片、RS-422驱动芯片、外部非易失性存储器和可编程逻辑器件。

在上述实施例的基础上，又一个实施例，如图5所示，所述中央处理器单元包括IRIG-B解调模块、以太网逻辑模块、FLASH模块和控制器，所述IRIG-B解调模块、所述以太网逻辑模块和所述FLASH模块分别与控制器连接，所述FLASH模块与所述IRIG-B解调模块和所述以太网逻辑模块连接。

所述中央处理器主要完成的功能有：

1、配置与调度：用于实现对机载DFTI数据采集与状态告警装置的管理配置，工作切换以及状态指示。

2、时间戳机制的实现：支持解调包括IRIG-B(AC/DC)两种时间源，产生us以上的内部时间信息，当外部时间源发生异常时系统能沿着当前时间继续走时，当外部时间源恢复后系统又恢复到外部时间授时。

3、以太网接口模块：通过处理器芯片集成的MAC核，通过MII接口和外部的以太网物理层芯片实现连接，并通过MDIO总线实现对物理层芯片的管理配置。网络单元可以将数据转换成符合IENA标准的数据报文，发送至后端的机载网络化测试系统中去。

4、内部互联总线控制逻辑：完成DRC板的中断响应、数据读取、DRC板授时、配置文件写入等。

具体的，如图5所示，所述IRIG-B解调模块包括IRIG-B调理模块和IRIG-B解码模块，所述IRIG-B调理模块与所述IRIG-B解码模块连接，所述IRIG-B解码模块与所述FLASH模块连接；

其中，所述IRIG-B调理模块包括AGC自动增益电路，所述AGC自动增益电路与所述IRIG-B解码模块连接，所述AGC自动增益电路完成对AC码的解调输出，生成时钟和数据脉冲。

具体的，所述IRIG-B解码模块为FPGA芯片，所述控制器选择XC72020芯片。

所述FPGA芯片的型号为XC7A100T-2CSG324I。

如图6所示，IRIG-B(AC)码的解调由模拟电路部分与数字电路部分两部分组成，模拟电路部分的主要功能是通过AGC自动增益电路完成对AC码的解调输出，生成时钟和数据脉冲发往数字解算部分。数字电路部分是FPGA内部逻辑，主要分为AGC自动增益控制逻辑、时间信息解码输出逻辑与内部时间生成逻辑。AGC自动增益控制逻辑完成了对模拟电路部分时间信号放大倍数的锁定；时间解码输出则是根据IGIR-B(AC码)的格式标准进行相关时间的解算并输出；内部时间生成逻辑在外部授时功能中断时起作用，主要负责沿着外部时间的最后时刻继续走下去，直到外部授时功能重新开启。

一个试飞测试系统只能有一个时间基准，这样所有采集到的各种参数才能有一个可参考的、统一的时间轴，所以机载DFTI数据采集与状态告警装置也需要解调出GPS时码发生器发出的时间信号，作为采集到的飞控参数的时间信息。

如图6所示，IRIG-B(AC)码的解调由模拟电路部分与数字电路部分两部分组成，模拟电路部分的主要功能是通过AGC自动增益电路完成对AC码的解调输出，生成时钟和数据脉冲发往数字解算部分。数字电路部分是FPGA内部逻辑，主要分为AGC自动增益控制逻辑、时间信息解码输出逻辑与内部时间生成逻辑。AGC自动增益控制逻辑完成了对模拟电路部分时间信号放大倍数的锁定；时间解码输出则是根据IGIR-B(AC码)的格式标准进行相关时间的解算并输出；内部时间生成逻辑在外部授时功能中断时起作用，主要负责沿着外部时间的最后时刻继续走下去，直到外部授时功能重新开启。IRIG-B(AC码)的时间解析框图如图6所示。

控制器的作用：当机载DFTI数据采集与状态告警装置上电后，首先会从FLASH里调出上一次掉电前的系统配置信息，包括各采集通道的挑参配置、时间源、以太网配置信息等，然后循环等待DRC板发送过来的配置信息并进行接收。接收完成后，系统会比对DRC板与CCU板的配置信息，只有当配置信息比对成功后，系统会完成配置信息的加载并进入主循环。

系统主循环实现配置参数的更新与100％飞控参数的以太网发送。当系统接收到新的配置文件后，会发送至DRC板并等待DRC板的配置文件校验、加载、回传。当系统进入飞控数据参数接收中断后，程序会根据飞控通道的接收情况完成各通道数据的以太网传输。

具体的，所述以太网逻辑模块包括以太网PHY模块和以太网逻辑模块，所述以太网PHY模块与所述以太网逻辑模块连接，所述以太网逻辑模块与所述控制器连接；

其中，所述以太网PHY选择PHY芯片，所述以太网逻辑模块选择DP83640芯片作为控制芯片，还包括一些外围电路，具体的，如图7所示。

该模块采用TI公司提供的物理层芯片DP83640实现以太网网络传输功能的物理层，XC7Z020芯片中的MAC控制器作为MAC层。MAC控制器的开发是在XC7Z020中PS部分进行，通过MIO接口与PHY芯片连接，一起构成网络通信的链路底层。DP83640是一款支持10Mbps/100Mbps速率的以太网收发器，支持MII、RMII能方便应用于工业标准的以太网MAC和交换控制器，DP83640包含了大量的管理寄存器，通过MDIO和MDC串行接口可访问其状态和控制寄存器；另外，DP83640中还集成了多个目的寄存器以便扩展软件的控制。

所述中央处理器单元集成在主控制(CCU)板上。

在上述实施例的基础上，又一个实施例，还包括电源模块，所述数据接收解码单元、所述中央处理器单元、所述数据接收解码单元均与所述电源模块连接。

所述电源模块包括电源前端电路和电源隔离转换电路，图9为电源前端电路的原理图，图10为电源隔离转换电路的原理图。

电源板前端电路为机上+28V电源进入测试设备后，首先设计了防止反接保护措施，其次设计了瞬态抑制电路，防止输入电压中存在过冲电压，损毁后端电源模块。EMI电磁兼容屏蔽采用FMH-461，其是interpoint的一款EMI模块，可以工作在-55℃到+125℃。该模块满足MIL-STD-461C的标准，在输入电压为40V的情况下，可以通过3A的电流。电源前端滤波、保护、EMI原理图如图9所示。

在电源隔离转换电路中，±15V及5V电源转换模块原理如图10所示。采用interpoint公司的MFK型隔离电源模块，输出最大功耗可达25W，输入电压范围为16VDC-50VDC，工作温度范围为是-55℃到+125℃，转换效率最高可达87％。

所述电源模块集成在电源板上。

本实用新型提供的机载DFTI数据采集与状态告警装置由嵌入式板卡组合栈接而成，此类嵌入式板卡是由PCB印制板、外框以及部分金属散热片组成。根据这些嵌入式板卡所实现的功能分为了主控制(CCU)板、数据接收(DRC)板、电源(PWR)板，各板卡之间通过内部底板总线互联，整体通过长螺杆固定。

显而易见的是，本领域的技术人员可以从根据本实用新型的实施方式的各种结构中获得根据不麻烦的各个实施方式尚未直接提到的各种效果。

尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用。它完全可以被适用于各种适合本实用新型的领域。对于熟悉本领域的人员而言，可容易地实现另外的修改。因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种机载DFTI数据采集与状态警告装置，其特征在于，包括：

数据接收解码单元；

中央处理器单元，其与所述数据接收解码单元联接；

输出单元，其与所述中央处理器单元和所述数据接收解码单元联接；

总线，所述数据接收解码单元、所述中央处理器单元和所述输出单元均与总线连接；

其中，所述输出单元输出以太网数据流、RS-422数据流和告警信息。

2.如权利要求1所述的机载DFTI数据采集与状态警告装置，其特征在于，所述数据接收解码单元包括FIFO缓存模块，RS-422输出模块、告警信息输出模块，所述RS-422输出模块与所述告警信息输出模块联接，FIFO缓存模块，RS-422输出模块、告警信息输出模块均与所述总线联接。

3.如权利要求2所述的机载DFTI数据采集与状态警告装置，其特征在于，所述FIFO缓冲模块包括隔离接口、1553解码器、FIFO通道，所述隔离接管口为RS-485/422收发器，所述隔离接口与所述1553解码器连接，所述1553解码器与所述FIFO通道连接，所述FIFO通道与所述总线连接。

4.如权利要求2所述的机载DFTI数据采集与状态警告装置，其特征在于，所述RS-422输出模块包括挑参逻辑模块、RS-422发送模块和RS-422输出驱动模块，所述挑参逻辑模块与所述告警信息输出模块连接，所述挑参逻辑模块与所述RS-422发送模块连接，所述RS-422发送模块与所述RS-422输出驱动模块连接；所述告警信息输出模块包括离散量输出电路和Microblaze软核，所述Microblaze软核与所述离散量隔离输出电路和所述挑参逻辑模块连接；

其中，所述RS-422输出驱动模块为AM26LV31 EIPW芯片。

5.如权利要求4所述的机载DFTI数据采集与状态警告装置，其特征在于，所述离散量隔离输出电路包括隔离电源和光耦芯片，所述隔离电源的一端与所述Microblaze软核连接，所述隔离电源的另一端与所述光耦芯片的输入端连接，所述光耦芯片的输出端输出告警信息；

其中，所述隔离电源为DC-DC转换器，所述光耦芯片为HCPL-2231。

6.如权利要求1所述的机载DFTI数据采集与状态警告装置，其特征在于，所述中央处理器单元包括IRIG-B解调模块、以太网逻辑模块、FLASH模块和控制器，所述IRIG-B解调模块、所述以太网逻辑模块和所述FLASH模块分别与控制器连接，所述FLASH模块与所述IRIG-B解调模块和所述以太网逻辑模块连接。

7.如权利要求6所述的机载DFTI数据采集与状态警告装置，其特征在于，所述IRIG-B解调模块包括IRIG-B调理模块和IRIG-B解码模块，所述IRIG-B调理模块与所述IRIG-B解码模块连接，所述IRIG-B解码模块与所述FLASH模块连接；

其中，所述IRIG-B调理模块包括AGC自动增益电路，所述AGC自动增益电路与所述IRIG-B解码模块连接，所述AGC自动增益电路完成对AC码的解调输出，生成时钟和数据脉冲。

8.如权利要求7所述的机载DFTI数据采集与状态警告装置，其特征在于，所述IRIG-B解码模块为FPGA芯片，所述控制器选择XC72020芯片。

9.如权利要求6所述的机载DFTI数据采集与状态警告装置，其特征在于，所述以太网逻辑模块包括以太网PHY模块和DP83640芯片，所述以太网PHY模块与所述DP83640芯片连接，所述DP83640芯片与所述控制器连接；

其中，所述以太网PHY模块选择PHY芯片。

10.如权利要求1至9中任意一项所述的机载DFTI数据采集与状态警告装置，其特征在于，还包括电源模块，所述数据接收解码单元、所述中央处理器单元、所述数据接收解码单元均与所述电源模块连接。

Images