CN217334062U - 一种便于高效散热反向导通的氮化镓器件 - Google Patents

一种便于高效散热反向导通的氮化镓器件 Download PDF

Info

Publication number
CN217334062U
CN217334062U CN202220626749.7U CN202220626749U CN217334062U CN 217334062 U CN217334062 U CN 217334062U CN 202220626749 U CN202220626749 U CN 202220626749U CN 217334062 U CN217334062 U CN 217334062U
Authority
CN
China
Prior art keywords
chip
gallium nitride
heat dissipation
diode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220626749.7U
Other languages
English (en)
Inventor
傅玥
孔令涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xingan Technology Co ltd
Original Assignee
Nanjing Xingan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xingan Technology Co ltd filed Critical Nanjing Xingan Technology Co ltd
Priority to CN202220626749.7U priority Critical patent/CN217334062U/zh
Application granted granted Critical
Publication of CN217334062U publication Critical patent/CN217334062U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及一种便于高效散热反向导通的氮化镓器件，包括封装框架，其上形成有门极、开尔文源极和漏极；均设置在所述封装框架中的氮化镓芯片和二极管；所述二极管位于所述氮化镓芯片的一侧；所述氮化镓芯片上形成有芯片门极打线盘、芯片源极打线盘和芯片漏极打线盘；其中，所述芯片门极打线盘与封装框架的门极连接，芯片源极打线盘与封装框架的开尔文源极连接；所述芯片漏极打线盘、封装框架上的漏极和二极管的阴极通过金属夹连接；所述金属夹部分暴露于所述封装框架的外侧以便于加装散热器。氮化镓芯片反向导通时的功率损耗低，且减少引线的使用，减少寄生电阻和寄生电感的产生，氮化镓器件的整体散热效果更好，安全可靠，适用范围广。

Description

一种便于高效散热反向导通的氮化镓器件
技术领域
本实用新型涉及半导体芯片技术领域，尤其是指一种便于高效散热反向导通的氮化镓器件。
背景技术
作为第三代半导体材料，氮化镓功率器件具有禁带宽度大、击穿场强高、热导率大、抗辐射能力强、化学性质稳定和功率密度高等优点，可以实现更高的开关频率，更高的系统效率和功率密度。
在实际应用中，由于氮化镓芯片反向导通时的损耗较大却没有体二极管来降低损耗，因此需要并联一个二极管，来降低氮化镓芯片反向导通时的功率损耗，同时让电流从器件的源极流向漏极。现有技术是把氮化镓芯片和二极管封装在一个框架里，通过打线的方式连接在一起，这样的结构容易产生寄生电阻和寄生电感，并且不利于整体的散热。
图1为现有技术中氮化镓器件与二极管的连接方式，由图1可见，氮化镓芯片的漏极打线盘连接到封装框架的漏极，二极管的阴极也通过引线引到封装框架的漏极，这样就把氮化镓芯片和二极管连接起来了，然而现有的这种打线方式容易产生寄生电阻和寄生电感，并且不利于整体的散热。
实用新型内容
本实用新型要解决的技术问题是提供一种便于高效散热反向导通的氮化镓器件，其能够减少引线的使用，减少寄生电阻和寄生电感的产生，氮化镓器件的整体散热效果更好，安全可靠，适用范围广。
为解决上述技术问题，本实用新型提供了一种便于高效散热反向导通的氮化镓器件，包括封装框架，其上形成有门极、开尔文源极和漏极；均设置在所述封装框架中的氮化镓芯片和二极管；所述二极管位于所述氮化镓芯片的一侧；所述氮化镓芯片上形成有芯片门极打线盘、芯片源极打线盘和芯片漏极打线盘；其中，所述芯片门极打线盘与封装框架的门极连接，芯片源极打线盘与封装框架的开尔文源极连接；所述芯片漏极打线盘、封装框架上的漏极和二极管的阴极通过金属夹连接；所述金属夹部分暴露于所述封装框架的外侧以便于加装散热器。
作为优选的，所述二极管的阴极位于所述芯片漏极打线盘的旁侧；所述芯片漏极打线盘与所述封装框架上的漏极相对设置。
作为优选的，所述金属夹为金夹、锡夹、铜夹或铝夹。
作为优选的，所述二极管为硅二极管或碳化硅二极管。
作为优选的，所述的便于高效散热反向导通的氮化镓器件，还包括散热板，其位于所述封装框架中；所述氮化镓芯片和二极管均设置在所述散热板上。
作为优选的，所述二极管的阳极与所述散热板连接。
作为优选的，所述的便于高效散热反向导通的氮化镓器件还包括金属引线；所述芯片门极打线盘通过金属引线与所述封装框架的门极连接，所述芯片源极打线盘通过金属引线与所述封装框架的开尔文源极连接。
作为优选的，所述金属引线为金线、锡线、铜线或铝线。
作为优选的，所述封装框架的一端设置有所述漏极，所述封装框架的另一端依次设置有所述门极、开尔文源极、开尔文源极和门极。
作为优选的，所述芯片门极打线盘设置有两个，所述芯片门极打线盘与所述封装框架上的门极一一对应。
本实用新型的上述技术方案相比现有技术具有以下优点：
1、本实用新型中芯片漏极打线盘、封装框架上的漏极和二极管的阴极通过金属夹连接，实现了氮化镓芯片和二极管的连接，降低氮化镓芯片反向导通时的功率损耗；用金属夹代替引线的方式可以减少引线的使用，从而减少寄生电阻和寄生电感的产生。
2、本实用新型的金属夹暴露于封装框架的外侧，便于后续进一步加装散热器，氮化镓器件能更好地进行散热，构思精巧，氮化镓器件的可靠性更好，适用范围较广。
附图说明
为了使本实用新型的内容更容易被清楚的理解，下面根据本实用新型的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中：
图1为背景技术中氮化镓器件与二极管的连接结构示意图；
图2为本实用新型的结构示意图；
图3为本实用新型的侧视示意图。
说明书附图标记说明：10-封装框架，101-漏极，102-门极，103-开尔文源极；20-氮化镓芯片，201-芯片漏极打线盘，202-芯片门极打线盘，203-芯片源极打线盘；30-二极管，301-阴极；40-散热板，50-金属夹。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
参照图2-图3所示，本实用新型公开了一种便于高效散热反向导通的氮化镓器件，包括：
封装框架10，在上述封装框架10上形成有门极102、开尔文源极103 和漏极101。其中，在上述封装框架10的一端设置漏极101，在封装框架 10的另一端依次设置门极102、开尔文源极103、开尔文源极103和门极102 以构成对称式管脚结构，使得氮化镓器件的内部发热能够更加均衡，氮化镓器件承受电流的能力更好。
在上述封装框架10中设置有氮化镓芯片20和二极管30，上述二极管 30位于氮化镓芯片20的一侧。氮化镓芯片20上形成有芯片门极打线盘202、芯片源极打线盘203和芯片漏极打线盘201。
其中，上述芯片门极打线盘202和芯片源极打线盘203位于氮化镓芯片 20的一端，芯片漏极打线盘201位于氮化镓芯片20的另一侧。上述二极管 30的阴极301位于芯片漏极打线盘201的一侧，且芯片漏极打线盘201与封装框架上的漏极101相对设置。
具体地，芯片门极打线盘202与封装框架10的门极102之间通过引线连接，芯片源极打线盘203与封装框架10的开尔文源极103之间通过引线连接。上述引线优选为金属引线，金属引线可选用金线、锡线、铜线或铝线，从而实现电连接。
上述芯片漏极打线盘201、封装框架10上的漏极101和二极管30的阴极301通过金属夹50连接，相较于现有技术，减少了引线的使用，使得氮化镓功率器件具备更小的电阻和电感。金属夹50部分暴露于封装框架10的外侧以便于后续进一步加装散热器，便于充分散热。
在实际应用中，金属夹50的形状可根据需求设置成各种形状，只要实现芯片漏极打线盘201、封装框架10上的漏极101和二极管30的阴极301 电性连接即可。金属夹50可选用金夹、锡夹、铜夹或铝夹，在实际设计中，金属夹50其为导电导热材质即可。
此外，还包括位于封装框架10中散热板40，上述氮化镓芯片20和二极管30均设置在散热板40上，二极管30的阳极与散热板40连接，芯片源极打线盘203直接到散热板40。散热板40能够实现氮化镓器件的底部散热，配合氮化镓器件上侧的金属夹50散热，可实现氮化镓器件的上表面和下表面同时散热，进一步提升散热效果。
上述二极管30为硅二极管或碳化硅二极管。
此外，芯片门极打线盘202设置有两个，芯片门极打线盘202与封装框架10上的门极102一一对应。通过设置两个芯片门极打线盘202，能够保证设计的对称性，另外双芯片门极打线盘202的设计也降低了因为芯片内部门极金属走线较长引起的氮化镓器件内部各个叉指(元胞)不均匀性。
上述氮化镓器件的工艺制程，一般包含10多道光罩工艺。这些工艺能够定义器件的沟道，器件的耐电压性能，器件的大小，器件外围保护环等。且对生产好的氮化镓器件在实际切割和进一步封装前需要进行测试和筛选，以标志出不合格的芯片，上述测试具有多项指标，同时需要包含高低温测试。在氮化镓芯片20的封装制程之前需要确定封装类型和尺寸，包括但不局限于表面贴封装(DFN)，直插封装(TO)和倒装(Flip-chip)。
工作原理：
本实用新型将氮化镓芯片20和二极管30作为整体进行封装，芯片门极打线盘202和芯片源极打线盘203通过引线与封装框架10相连。氮化镓芯片20的芯片漏极打线盘201和二极管30的阴极301则通过金属夹50与封装框架10相连，具体实现方式是将金属夹50焊接在氮化镓芯片20的芯片漏极打线盘201、二极管30的阴极301和封装框架10的漏极101上，实现了氮化镓芯片20和二极管30的连接。用金属夹50代替引线的方式可以减少引线的使用，从而减少寄生电阻和寄生电感的产生。且暴露在封装框架 10外侧的金属夹50部分能够便于后续进一步加装散热器，实现充分散热，该氮化镓器件也可应用在中大功率领域。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (10)

1.一种便于高效散热反向导通的氮化镓器件，其特征在于，包括：
封装框架，其上形成有门极、开尔文源极和漏极；
均设置在所述封装框架中的氮化镓芯片和二极管；所述二极管位于所述氮化镓芯片的一侧；所述氮化镓芯片上形成有芯片门极打线盘、芯片源极打线盘和芯片漏极打线盘；
其中，所述芯片门极打线盘与封装框架的门极连接，芯片源极打线盘与封装框架的开尔文源极连接；
所述芯片漏极打线盘、封装框架上的漏极和二极管的阴极通过金属夹连接；所述金属夹部分暴露于所述封装框架的外侧以便于加装散热器。
2.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述二极管的阴极位于所述芯片漏极打线盘的旁侧；所述芯片漏极打线盘与所述封装框架上的漏极相对设置。
3.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述金属夹为金夹、锡夹、铜夹或铝夹。
4.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述二极管为硅二极管或碳化硅二极管。
5.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，还包括散热板，其位于所述封装框架中；所述氮化镓芯片和二极管均设置在所述散热板上。
6.根据权利要求5所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述二极管的阳极与所述散热板连接。
7.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，还包括金属引线；
所述芯片门极打线盘通过金属引线与所述封装框架的门极连接，所述芯片源极打线盘通过金属引线与所述封装框架的开尔文源极连接。
8.根据权利要求7所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述金属引线为金线、锡线、铜线或铝线。
9.根据权利要求1所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述封装框架的一端设置有所述漏极，所述封装框架的另一端依次设置有所述门极、开尔文源极、开尔文源极和门极。
10.根据权利要求9所述的便于高效散热反向导通的氮化镓器件，其特征在于，所述芯片门极打线盘设置有两个，所述芯片门极打线盘与所述封装框架上的门极一一对应。
CN202220626749.7U 2022-03-22 2022-03-22 一种便于高效散热反向导通的氮化镓器件 Active CN217334062U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220626749.7U CN217334062U (zh) 2022-03-22 2022-03-22 一种便于高效散热反向导通的氮化镓器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220626749.7U CN217334062U (zh) 2022-03-22 2022-03-22 一种便于高效散热反向导通的氮化镓器件

Publications (1)

Publication Number Publication Date
CN217334062U true CN217334062U (zh) 2022-08-30

Family

ID=83000436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220626749.7U Active CN217334062U (zh) 2022-03-22 2022-03-22 一种便于高效散热反向导通的氮化镓器件

Country Status (1)

Country Link
CN (1) CN217334062U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855165A (zh) * 2024-03-08 2024-04-09 广东气派科技有限公司 低热阻的双面金属散热to247结构及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855165A (zh) * 2024-03-08 2024-04-09 广东气派科技有限公司 低热阻的双面金属散热to247结构及制备方法

Similar Documents

Publication Publication Date Title
US7948069B2 (en) Surface mountable hermetically sealed package
US7880283B2 (en) High reliability power module
US10361174B2 (en) Electronic device
JPWO2005024941A1 (ja) 半導体装置
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN109935561A (zh) 一种氮化镓器件及氮化镓器件的封装方法
CN217334062U (zh) 一种便于高效散热反向导通的氮化镓器件
CN110071079A (zh) 一种功率器件封装结构及其方法
CN117080182A (zh) GaN合封器件
CN216849941U (zh) 一种新型可反向导通氮化镓功率器件
CN117080195A (zh) 级联型GaN HEMT器件封装结构
CN219435850U (zh) Mosfet芯片封装结构
CN216054669U (zh) 一种便于散热的氮化镓功率器件
CN115995427A (zh) 一种用于氮化镓场效应管的内绝缘to封装结构
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
US11177188B1 (en) Heat dissipation substrate for multi-chip package
KR20230130720A (ko) 열 전도성 접착제 층들을 가진 기판들을 갖는 패키징된전자 디바이스들
CN210200717U (zh) 一种采用绝缘封装的可控硅
CN207753000U (zh) 一种氮化镓器件
CN114628375A (zh) 一种压接式半导体子模组及模块
CN112271164A (zh) 一种低电感碳化硅模块
CN217903119U (zh) 一种氮化镓功率器件
CN219419011U (zh) 一种用于氮化镓场效应管的内绝缘to封装结构
CN220856562U (zh) 一种平面型sic芯片结构
CN218299797U (zh) 一种多芯片合封的半导体封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant