CN217112428U - 一种封装芯片的测试装置及测试机 - Google Patents

一种封装芯片的测试装置及测试机 Download PDF

Info

Publication number
CN217112428U
CN217112428U CN202220024431.1U CN202220024431U CN217112428U CN 217112428 U CN217112428 U CN 217112428U CN 202220024431 U CN202220024431 U CN 202220024431U CN 217112428 U CN217112428 U CN 217112428U
Authority
CN
China
Prior art keywords
packaged chip
tested
testing
test
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220024431.1U
Other languages
English (en)
Inventor
潘小龙
陈兴渝
李国帅
唐小波
江京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202220024431.1U priority Critical patent/CN217112428U/zh
Application granted granted Critical
Publication of CN217112428U publication Critical patent/CN217112428U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请公开了一种封装芯片的测试装置及测试机,其中,封装芯片的测试装置包括:测试治具;接触感应器,设置于所述测试治具的底部,与待测试封装芯片的接地焊盘位置对应;指示单元,与所述接触感应器连接,在所述接触感应器抵接到所述待测试封装芯片的所述接地焊盘时进行指示。通过上述结构,以对封装芯片进行测试。

Description

一种封装芯片的测试装置及测试机
技术领域
本申请涉及芯片测试技术领域,特别是一种封装芯片的测试装置及测试机。
背景技术
随着电子集成能力越来越强,且日渐轻、薄、小,集成电路芯片的复杂性相对越来越高,对于集成电路芯片模块功能稳定性和可靠性要求也越来越高。
封装技术是形成集成电路芯片的一种常用技术手段,是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整功能的集成芯片。为保证模块集成芯片运作正常,通常会做一些功能测试。
在特殊领域的产品,需定制化研究,如一些领域需要圆形封装芯片,功能测试治具就很难开发出来,主要是没有办法定位和固定位置。
发明内容
本申请提出了一种封装芯片的测试装置及测试机,以方便对圆形封装芯片进行测试。
为解决上述技术问题,本申请提供了一种封装芯片的测试装置,所述测试装置包括:测试治具;接触感应器,设置于所述测试治具的底部,与待测试封装芯片的接地焊盘位置对应;指示单元,与所述接触感应器连接,在所述接触感应器抵接到所述待测试封装芯片的所述接地焊盘时进行指示。
优选的,所述指示单元为指示灯或发声器件。
优选的,所述接触感应器具有磁力,与所述待测试封装芯片的所述接地焊盘产生吸引力。
优选的,所述测试治具中形成有圆柱状凹槽,所述接触感应器设置于所述圆柱状凹槽的底部。
优选的,所述接触感应器设置有四个,两两一组位于所述圆柱状凹槽的底部。
优选的,所述测试装置还包括固定卡位,所述固定卡位设置于所述测试治具的内壁上,以固定所述待测试封装芯片。
为解决上述技术问题,本申请提供了一种封装芯片的测试机,所述测试机包括:测试仪,包括测试走线;测试治具,通过所述测试走线与所述测试仪连接;接触感应器,设置于所述测试治具的底部,与待测试封装芯片的接地焊盘位置对应;指示单元,与所述接触感应器连接,在所述接触感应器抵接到所述待测试封装芯片的所述接地焊盘时进行指示。
优选的,所述测试治具中形成有圆柱状凹槽,所述圆柱状凹槽内设置有圆形固定卡位,以固定所述待测试封装芯片。
优选的,所述接触感应器包括四个,两两一组设置于所述圆柱状凹槽的底部。
优选的,所述接触感应器具有磁力,与所述待测试封装芯片的所述接地焊盘产生吸引力。
本申请的有益效果是:通过在测试治具的底部设置接触感应器,以在与待测试封装芯片的接地焊盘抵接时固定待测试封装芯片,并将抵接信号传输给指示单元,以指示测试治具对待测试封装芯片进行测试。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请待测试封装芯片一实施例的结构示意图;
图2为本申请封装芯片的测试装置一实施方式的结构示意图;
图3为本申请封装芯片的测试机一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上文清楚地表示其他含义,“多种”一般包含至少两种,但是不排除包含至少一种的情况。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
应当理解,本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明,若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本申请还提供一种待测试封装芯片,具体请参阅图1,图1为本申请待测试封装芯片一实施例的结构示意图。如图1所示,待测试封装芯片10为圆形封装芯片,待测试封装芯片10的底部设置有接地焊盘101,接地焊盘101两两对称设置。在一具体实施方式中,待测试封装芯片10为圆柱形芯片。在另一具体实施方式中,待测试封装芯片10为圆球形芯片,在此不作限定。
通常,圆形封装芯片的顶面没有mark点或者丝印,只在底面设有焊盘。而对于这类圆形封装芯片比较难进行定位和固定,传统的测试治具无法对这类圆形封装芯片进行性能测试。需要说明的是,mark点是电路板设计中PCB应用于自动贴片机上的位置识别点。
本申请提供一种封装芯片的测试装置,用于对圆形封装芯片进行测试,提高圆形封装芯片的测试效率。具体请参阅图2,图2为本申请封装芯片的测试装置一实施方式的结构示意图。如图2所示,封装芯片的测试装置包括:测试治具21,接触感应器22以及指示单元23。
其中,接触感应器22设置于测试治具21的底部,与待测试封装芯片10的接地焊盘101位置对应。指示单元23与接触感应器22连接,在接触感应器22抵接到待测试封装芯片10的接地焊盘101时进行指示。
在本实施例中,测试治具21中形成有圆柱状凹槽201,圆柱状凹槽201用于放置待测试封装芯片,以适应待测试封装芯片的形状。在一实施方式中,圆柱状凹槽201的直径与圆柱形封装芯片的直径相同,在另一实施方式中,圆柱状凹槽201的直径可以小于或等于球状封装芯片,以固定待测试封装芯片。
在本实施例中,测试治具21的内壁上还设置有固定卡位24,该固定卡位24设置于测试治具21的圆柱状凹槽201的内侧壁上,在感应到接触感应器22抵接到待测试封装芯片的接地焊盘时,固定待测试封装芯片,防止封装芯片定位后出现偏位,从而提高测试的一次性通过率。
在本实施例中,接触感应器22具有磁力。其中,磁力为吸引磁力,对焊盘或其它金属类物体产生吸引力。具体地,接触感应器22接触到待测试封装芯片的接地焊盘时产生吸引磁力,以固定待测试封装芯片,防止待测试封装芯片移动而影响测试性能。在本实施例中,接触感应器22的磁力为小磁力,不会影响到待测试封装芯片与接触感应器22的分离。在另一实施方式中,还可以在测试装置对待测试封装芯片进行测试时,接触感应器22产生吸引磁力,以吸住待测试封装芯片,保证待测试封装芯片测试的真实性,以避免待测测试芯片移动导致测试数据失真。
在本实施例中,接触感应器22设置有四个,两两一组位于圆柱状凹槽的底部。在一实施方式中,接触感应器22以两两为一组分别位于圆柱状凹槽底部的两侧边。
在本实施例中,接触感应器22还包括定位点或定位槽,用于转接待测试封装芯片的电信号,便于进行功能检测。在一实施例中,定位点或定位槽包括多个,其个数与待测试封装芯片的接地焊盘的个数相同,形成一一对应连接。
在本实施例中,指示单元23可以是指示灯,也可以是发声器件。指示单元23与接触感应器22形成信号连接,当感应到接触感应器22抵接到待测试封装芯片的接地焊盘时点亮指示灯,以指示可以进行测试,或在感应到接触感应器22抵接到待测试封装芯片的接地焊盘时发出警示语音,以指示可以进行测试。
在本实施例中,指示单元23位于测试治具21的顶部,以方便观察。在另一实施例中,指示单元23也可以位于测试治具21的外侧壁上,在此不作限定。
本实施例的有益效果是:通过在测试治具的底部设置接触感应器,以在与待测试封装芯片的接地焊盘抵接时固定待测试封装芯片,并将抵接信号传输给指示单元,以指示测试治具对待测试封装芯片进行测试。
本申请还提供一种封装芯片的测试机,具体请参阅图3,图3为本申请封装芯片的测试机一实施例的结构示意图。如图3所示,封装芯片的测试机包括:测试仪31,测试治具32,接触感应器33以及指示单元34。
在本实施例中,测试仪31包括测试走线301,其中,测试走线301可以为一个总走线,也可以是多个分走线,在此不作限定。测试仪31通过测试走线301与待测试封装芯片连接,以对封装芯片的性能进行测试。具体地,测试仪31通过测试走线301与待测试封装芯片的接地焊盘进行连接,以测试封装芯片的导电性能。
在本实施例中,由于待测试封装芯片的为圆形封装芯片,测试仪31无法对圆形封装芯片的接地焊盘定位和固定。因此,通过测试治具32固定并与待测试封装芯片的接地焊盘形成定位,并将定位好的待测试封装芯片与测试仪31的测试走线连接,从而使测试仪31能对待测试封装芯片的性能进行检测。
在本实施例中,测试仪31上还设置有测试性能调试键或者测试参数调试键,以更改性能调试或参数调试,在此不作限定。
在本实施例中,测试治具32通过测试走线301与测试仪31连接,以使待测试封装芯片的接地焊盘与测试仪31形成信号连接,以方便测试仪31对待测试封装芯片的性能进行测试。在本实施例中,测试治具32包括圆柱状凹槽,圆柱状凹槽用于放置待测试封装芯片,以固定待测试封装芯片。
在一实施方式中,接触感应器33具有磁力。接触感应器33接触到待测试封装芯片的接地焊盘时产生吸引磁力,以固定待测试封装芯片,防止待测试封装芯片移动而影响待测试封装芯片的测试性能。在本实施例中,接触感应器33的磁力不会影响待测试封装芯片与接触感应器22分离。
在本实施例中,接触感应器33包括四个定位点或定位槽,其中,接触点以两两一组位于圆柱状凹槽的底部。在另一实施例中,接触感应器22位于圆柱状凹槽的侧壁靠近底部位置处,以固定待测试封装芯片。
在本实施例中,测试治具32的内壁上还设置有固定卡位35,该固定卡位设置于测试治具32的圆柱状凹槽301的内侧壁上,在感应到接触感应器33抵接到待测试封装芯片的接地焊盘时,固定待测试封装芯片,防止封装芯片定位后出现偏位,从而提高测试的一次性通过率。
在本实施例中,测试治具32的圆柱状凹槽的底部设置有座子(socket),用于将待测试封装芯片的信号转移到测试仪31上,以方便测试仪31对待测试封装芯片进行功能检测。在一实施方式中,座子包括多个对接点,对接点与待测试封装芯片的接地焊盘一一对应。
在本实施例中,指示单元34可以是指示灯,也可以是发声器件。指示单元34与接触感应器33形成信号连接,当感应到接触感应器33抵接到待测试封装芯片的接地焊盘时点亮指示灯,以指示可以进行测试,或在感应到接触感应器33抵接到待测试封装芯片的接地焊盘时发出警示语音,以指示可以进行测试。
在本实施例中,指示单元34位于测试治具32的顶部,以方便观察。在另一实施例中,指示单元34也可以位于测试治具32的外侧壁上,在此不作限定。
在本实施例的有益效果是:通过测试治具底部的接触感应器对待测试封装芯片进行定位和固定,并通过指示单元反馈给测试仪,以方便测试仪通过测试治具对待测试封装芯片的性能进行测试。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利保护范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种封装芯片的测试装置,其特征在于,所述测试装置包括:
测试治具;
接触感应器,设置于所述测试治具的底部,与待测试封装芯片的接地焊盘位置对应;
指示单元,与所述接触感应器连接,在所述接触感应器抵接到所述待测试封装芯片的所述接地焊盘时进行指示。
2.根据权利要求1所述的封装芯片的测试装置,其特征在于,所述指示单元为指示灯或发声器件。
3.根据权利要求1所述的封装芯片的测试装置,其特征在于,所述接触感应器具有磁力,与所述待测试封装芯片的所述接地焊盘产生吸引力。
4.根据权利要求1所述的封装芯片的测试装置,其特征在于,所述测试治具中形成有圆柱状凹槽,所述接触感应器设置于所述圆柱状凹槽的底部。
5.根据权利要求4所述的封装芯片的测试装置,其特征在于,所述接触感应器设置有四个,两两一组位于所述圆柱状凹槽的底部。
6.根据权利要求1所述的封装芯片的测试装置,其特征在于,所述测试装置还包括固定卡位,所述固定卡位设置于所述测试治具的内壁上,以固定所述待测试封装芯片。
7.一种封装芯片的测试机,其特征在于,所述测试机包括:
测试仪,包括测试走线;
测试治具,通过所述测试走线与所述测试仪连接;
接触感应器,设置于所述测试治具的底部,与待测试封装芯片的接地焊盘位置对应;
指示单元,与所述接触感应器连接,在所述接触感应器抵接到所述待测试封装芯片的所述接地焊盘时进行指示。
8.根据权利要求7所述的封装芯片的测试机,其特征在于,所述测试治具中形成有圆柱状凹槽,所述圆柱状凹槽内设置有圆形固定卡位,以固定所述待测试封装芯片。
9.根据权利要求8所述的封装芯片的测试机,其特征在于,所述接触感应器包括四个,两两一组设置于所述圆柱状凹槽的底部。
10.根据权利要求7所述的封装芯片的测试机,其特征在于,所述接触感应器具有磁力,与所述待测试封装芯片的所述接地焊盘产生吸引力。
CN202220024431.1U 2022-01-06 2022-01-06 一种封装芯片的测试装置及测试机 Active CN217112428U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220024431.1U CN217112428U (zh) 2022-01-06 2022-01-06 一种封装芯片的测试装置及测试机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220024431.1U CN217112428U (zh) 2022-01-06 2022-01-06 一种封装芯片的测试装置及测试机

Publications (1)

Publication Number Publication Date
CN217112428U true CN217112428U (zh) 2022-08-02

Family

ID=82592550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220024431.1U Active CN217112428U (zh) 2022-01-06 2022-01-06 一种封装芯片的测试装置及测试机

Country Status (1)

Country Link
CN (1) CN217112428U (zh)

Similar Documents

Publication Publication Date Title
KR20150014567A (ko) 웨이퍼 상의 자기 센서 테스트 장치 및 방법
US9678169B2 (en) Testing assembly for testing magnetic sensor and method for testing magnetic sensor
US10838020B2 (en) Magnetic sensor array and system
US8476720B2 (en) Systems and methods for vertically stacking a sensor on an integrated circuit chip
CN104865412A (zh) 芯片测试板和芯片测试方法
CN103487607A (zh) 测试装置及测试方法
CN213843441U (zh) 一种芯片检测装置
US5686759A (en) Integrated circuit package with permanent identification of device characteristics and method for adding the same
CA2488832C (en) Multi-socket board for open/short tester
CN105067846A (zh) 一种bga封装芯片的测试夹具
CN217112428U (zh) 一种封装芯片的测试装置及测试机
US6529019B1 (en) Multiple axis magnetic test for open integrated circuit pins
CN109541439B (zh) 一种芯片测试进料方向的调整方法、检测装置、调整系统
US10613116B2 (en) Kelvin connection with positional accuracy
US6786760B1 (en) Method and system for sensing IC package orientation in sockets
CN107942223B (zh) 用于芯片测试和编程的装置及其制造方法
CN109581202B (zh) 叠层封装的测试装置和测试系统
CN210720641U (zh) 一种基于qfn8(2x2)封装的通用测试板
US6597188B1 (en) Ground land for singulated ball grid array
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
US7094068B2 (en) Load board
EP2629324B1 (en) Method and apparatus for attachment of a package to a substrate
CN110463360A (zh) 用于制造电子控制模块的方法
KR100801276B1 (ko) 하이브리드형 지자기 센서 및 그 제조방법
US6525553B1 (en) Ground pin concept for singulated ball grid array

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant