CN217085748U - 处理器、主板及电子设备 - Google Patents

Abstract

本实用新型提供了一种处理器、主板及电子设备，处理器包括主控器，第一中断控制器、第二中断控制器；第一中断控制器和第二中断控制器分别与主控器电连接；主控器用于向第一中断控制器和第二中断控制器发送中断请求，中断请求包括桥片内部设备的中断请求和外接设备的中断请求；第一中断控制器用于接收桥片内部设备的中断请求，第二中断控制器用于接收外接设备的中断请求。本实用新型的处理器在查询中断请求时，可以通过第一中断控制器查询桥片内部连接的中断设备的中断请求，通过第二中断控制器查询外接设备的中断请求，通过一次查询即可清楚的了解中断请求以及中断请求对应的中断设备信息，大程度的减少软件处理的开销，节省成本。

Description

处理器、主板及电子设备

技术领域

本实用新型涉及计算机处理技术领域，特别是涉及一种处理器、主板及电子设备。

背景技术

计算机在运行过程中，如果出现异常情况或遇到特殊请求，需要引起处理器的注意并处理该异常情况或特殊请求，则触发中断处理流程；该中断处理流程为，计算机会暂停正在运行的程序，并在程序当前执行的位置处设置标记，转而对这些异常情况或特殊请求进行处理，处理结束后会再返回到暂停前正在运行程序的标记处，自标记处起继续执行该程序。通常情况下，计算机根据通过桥片向处理器发送的中断请求触发中断处理流程。

桥片一般支持中断线中断和消息中断两种中断模式，在消息中断模式下，桥片收集外接设备和桥片内部设备的中断信息并将该中断信息转换成中断消息包(中断请求)后发送给处理器中的IO(输入输出)控制器，处理器中的IO控制器再将上述中断消息包发送至处理器的中断控制器，由中断控制器控制中断流程的实现。然而，在处理器对中断请求进行处理时，需要查询该中断请求的类型和来源；该查询过程通常需要先查询处理器中的中断控制器，判断中断请求来自于桥片内部设备还是外接设备，再查询处理器中的IO控制器，判断中断请求来自于桥片内部的何种设备。这种查询步骤繁琐，需要进行两级查询，整个查询过程花费的成本较高、时间较长。

实用新型内容

有鉴于此，本实用新型提供一种处理器、主板及电子设备，以至少解决现有技术下中断请求查询时需要两级查询，耗费成本较高的问题。

为达到上述目的，本实用新型的技术方案是这样实现的：

本实用新型公开了一种处理器，所述处理器包括主控器，第一中断控制器、第二中断控制器；所述第一中断控制器和所述第二中断控制器分别与所述主控器电连接；所述主控器用于向所述第一中断控制器和所述第二中断控制器发送中断请求，所述中断请求包括桥片内部的中断请求和外接设备的中断请求；所述第一中断控制器用于接收所述桥片内部的中断请求，所述第二中断控制器用于接收所述外接设备的中断请求。

可选地，所述第一中断控制器的数据线位数不少于所述第二中断控制器的数据线位数。

可选地，所述第一中断控制器中设有存储模块，所述存储模块用于存储所述桥片内部设备的中断请求。

可选地，所述主控器中设有第三中断控制器，所述第二中断控制器通过所述第三中断控制器与所述主控器电连接；所述第三中断控制器用于存储所述外接设备的中断请求。

可选地，所述主控器包括HT控制器、PCI控制器、PCIE控制器中的至少一种。

可选地，所述第一中断控制器至少为两个，和/或，所述第二中断控制器至少为两个。

可选地，所述第一中断控制器和所述第二中断控制器均连接至所述处理器中的任一处理器核，所述处理器核用于响应所述中断请求。

本实用新型还公开了一种主板，所述主板包括桥片、外接设备以及前述任一项所述的处理器；所述桥片分别与所述外接设备和所述处理器电连接，所述桥片用于将所述中断请求发送至所述主控器。

可选地，所述桥片内设有LPC控制器和APIC；所述LPC控制器与所述APIC电连接；所述APIC与所述处理器电连接；所述LPC控制器用于接收所述中断请求，并将所述中断请求发送至所述APIC；所述APIC用于将所述中断请求转换成中断消息包，并将所述中断消息包发送至所述处理器。

本实用新型还公开了一种电子设备，包括前述的主板。

相对于现有技术，本实用新型所述的处理器具有以下优势：

本实用新型的处理器包括主控器，第一中断控制器和第二中断控制器，第一中断控制器和第二中断控制器均和主控器电连接；第一中断控制器和第二中断控制器处理来自不同设备发送的中断请求。采用上述技术方案，处理器在查询中断请求时，可以通过第一中断控制器查询桥片内部设备的中断请求，通过第二中断控制器查询本地串口、温度传感器、I2C等外接设备的中断请求，通过一次查询即可清楚的了解中断请求以及中断请求对应的中断设备信息，无需使用中断请求二级查询机制，很大程度的减少软件处理的开销，节省成本。

附图说明

构成本实用新型的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是本实用新型实施例中一种处理器的示意图；

图2是本实用新型实施例中另一种处理器的示意图；

图3是本实用新型实施例一种主板连接关系示意图；

图4是本实用新型实施例另一种主板连接关系示意图。

附图标记说明

1-处理器，2-桥片，3-外接设备，10-主控器，11-第一中断控制器，12-第二中断控制器，13-处理器核，21-LPC控制器，22-APIC，101-第三中断控制器，111-存储模块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

应理解，说明书通篇中提到的“一种实施例”意味着与实施例有关的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此，在整个说明书各处出现的“在一种实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

下面通过列举具体的实施例详细介绍本实用新型提供的一种处理器、主板及电子设备。

参照图1，本发明实施例所述的处理器1包括主控器10，第一中断控制器11、第二中断控制器12；所述第一中断控制器11和所述第二中断控制器12分别与所述主控器10电连接；所述主控器10用于向所述第一中断控制器11和所述第二中断控制器12传输中断请求，所述中断请求包括桥片内部设备的中断请求和外接设备的中断请求；所述第一中断控制器11用于接收所述桥片内部设备的中断请求，所述第二中断控制器12用于接收所述外接设备的中断请求。

具体而言，在计算机执行中断的过程中，处理器1中的中断控制器能够通过主控器10接收到中断请求，并经过中断路由将中断请求发送至某个处理器1中的处理器核，由处理器1中的处理器核响应该中断请求。本实施例的处理器1可以为可以是双核处理器、4核处理器、8核处理器、16核处理器、32核处理器等，可以满足不同场景需求。

如图1所示，本发明实施例的处理器1包括主控器10，第一中断控制器11、第二中断控制器12；主控器10可以接收中断请求，该中断请求包括来自于桥片内部设备的中断请求和来自于外接设备的中断请求，其中，桥片内部设备指桥片中的所有具有中断功能的设备，不具备中断功能的设备自身不会发出中断请求；外接设备包括与桥片的串口连接的设备，例如温度传感器等，这类设备具有中断功能，自身能发出中断请求。主控器10可以将内部中断请求和外部中断请求分发至不同的中断控制器中，其中，内部中断请求表示来自于桥片内部设备的中断请求，外部中断请求表示来自于外接设备的中断请求。主控器10可以将内部中断请求发送至第一中断控制器11，将外部中断请求发送至第二中断控制器12，实现中断请求的对应传输。

本实施例的中断请求可以为向量中断形式，在不同的指令系统中，处理向量中断的方式不同；示例性地，在LoongArch指令系统中，向量中断被视为一类特殊的异常进行处理，根据异常处理程序入口地址的计算方式计算中断处理程序入口地址，并根据中断处理程序入口地址，触发中断；又如，在x86指令系统中，中断向量对应有中断向量表或中断标识符表，在中断向量的位置存放一条跳转到中断服务程序入口地址的跳转指令，触发中断；中断请求也可以为电平形式，通过电平的上升或下降触发中断。

第一中断控制器11和第二中断控制器12的信号输入端均与主控器10电连接，第一中断控制器11和第二中断控制器12的信号输出端均与处理器1中的处理器核电连接，形成一条包括主控器10、第一中断控制器11和处理器1中的处理器核的第一中断路由，以及另一条包括主控器10、第二中断控制器12和处理器1中的处理器核的第二中断路由，通过两条并列的中断路由完成所有中断请求的传输。第一中断控制器11接收来自于桥片内部设备的中断请求，第二中断控制器12接收来自于外接设备的中断请求。由此一来，本实用新型的处理器1在查询中断请求时，可以通过第一中断控制器11查询桥片内部连接的中断设备的中断请求，通过第二中断控制器12查询外接设备的中断请求，即通过一次查询即可清楚的了解中断请求以及中断请求对应的中断设备信息，较大程度的减少了软件处理的开销，节省成本。

可选地，所述第一中断控制器11的数据线位数不少于所述第二中断控制器12的数据线位数。

具体而言，传统的处理器1中设置有一个中断控制器进行中断处理，该控制器一般为32位中断控制器，一次最多能处理32位数据，本实施例的第二中断控制器12直接采用该型号，以节省成本，并在此基础上增设了一个第一中断控制器11，第一中断控制器11的数据线位数相较于第二中断控制器12的数据线位数大为增多，设置为64位、128位或256位等，相应地，第二中断控制器12一次最多能处理64位、128位或256位数据，实现更多个中断请求的处理，满足更高要求的设备需求。

可选地，参照图2，所述第一中断控制器11中设有存储模块111，所述存储模块111用于存储所述桥片内部设备的中断请求。

具体而言，桥片内部一般会包含较多设备来保证电子设备的正常运行，当设备较多时，可能在同一时间产生较多数量的中断请求，而处理器1中的第一中断控制器11每次只能执行一条中断请求，在该中断请求处理完成后，再执行下一条。因此，如图2所示，在第一中断控制器11中设置有存储模块111，通过存储模块111将多个设备产生的多个中断请求进行存储，第一中断控制器11处理时可以直接调用存储模块111中的中断请求，使第一中断控制器11满足桥片中多个内部设备的中断请求的接收、存储以及处理。需要说明的是，在第一中断控制器11调用存储模块111内中断请求的过程中，可以依据多个中断请求的优先级顺序进行调用。

可选地，参照图2，所述主控器10中设有第三中断控制器101，所述第二中断控制器12通过所述第三中断控制器101与所述主控器10电连接；所述第三中断控制器101用于存储所述外接设备的中断请求。

具体而言，如图2所示，第二中断控制器12的存储位数较少，因此可以在主控器10中设置第三中断控制器101，对于外接设备的中断请求进行存储。第三中断控制器101与第二中断控制器12电连接，实现了第二中断控制器12与主控器10之间的通信。来自于外接设备的中断请求可以暂存于第三中断控制器101中，经第三中断控制器101发送至第二中断控制器12处理中断。需要说明的是，第三中断控制器101应该根据外接设备的数量及要求进行合理设置，若外接设备数量较多，要求较高，则可以设置第三中断控制器101为位数较高的中断控制器，若外接设备数量较少，要求较低，则可以设置第三中断控制器101为位数较低的中断控制器，以控制生产处理器1的成本。

可选地，所述主控器10包括HT控制器、PCI控制器、PCIE控制器中的至少一种。

具体而言，HT控制器与HT总线(Hyper Transport，高速串行总线)连接，可以寄存HT中断请求，PCI控制器与PCI总线(Peripheral Component Interconnect，外围器件互联总线)连接，可以寄存PCI中断请求，PCIE控制器与PCIE总线连接，可以寄存PCIE中断请求。一般情况下HT总线是为了实现多个处理器1之间的数据交互或处理器1与高速外设间的数据交互，可以加快处理器1与桥片之间的数据传输速度。PCI总线上可以外挂多个设备进行通信，但是一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。而PCIE以点对点的方式处理通信，每个设备在要求传输数据的时候各自建立自己的传输通道，该通道对于其他设备是封闭的，保证了通道的专有性，可以有效避免其他设备的干扰。

本实施例的主控器10包括HT控制器、PCI控制器、PCIE控制器中的至少一种，在主控器10仅有HT控制器、PCI控制器、PCIE控制器中任一种情况下，可以寄存其对应的中断请求；在主控器10包括HT控制器、PCI控制器、PCIE控制器中任两种情况下，可以寄存该两种控制器分别对应的中断请求，例如，主控器10包括HT控制器和PCI控制器，则可以同时寄存HT中断请求和PCI中断请求，但是，中断请求存储在对应的控制器中，HT中断请求仍存储于HT控制器中，PCI中断请求存储于PCI控制器中；在主控器10包括HT控制器、PCI控制器、PCIE控制器以上三种的情况下，可以同时寄存该三种控制器对应的中断请求，中断指令的处理过程可参照前述实施例的说明，在此不再赘述。

可选地，当主控器10为HT控制器，HT控制器通过HT总线接收中断请求，HT控制器接收到该中断请求后，根据中断请求对应的中断向量号，确定将该中断请求发送至第一中断控制器11或第二中断控制器12。

可选地，所述第一中断控制器11为一个或者多个，如第一中断控制器11至少为两个，和/或，所述第二中断控制器12为一个或者多个，如第二中断控制器12至少为两个。

具体而言，在处理器1中可以设置两个及两个以上的第一中断控制器11，多个第一中断控制器11能同时处理来自桥片内部设备的中断请求，以满足更高的设备需求。在处理器1中也可以设置两个及两个以上的第二中断控制器12，多个第二中断控制器12能同时处理来自外接设备的中断请求，在外接设备较多的情况下，能保证中断任务正常进行。对于第一中断控制器11和第二中断控制器12的具体数量，可以分别依据桥片内部设备的数量和外接设备的数量自由设置，对此本实施例不作限制。在第一中断控制器11或第二中断控制器12的数量增多时，处理器1中处理器核应相应增多，多核处理器的中断处理和单核处理器的中断处理有所不同，多核处理器中的各核之间需要通过中断方式进行通信，所以处理器内部既有各处理器核的本地中断控制器，又有负责仲裁各核之间中断分配的全局中断控制器。对于发送而来的中断请求，通常是由全局中断控制器接收中断请求并决定交给哪一个核心进行处理，当然也可以让所有的中断都被一个固定的核心处理，该核心运算负担则较大。多核处理器1能够通过并行运算提高处理器1的性能，较好的适应各单核在性能、功耗及稳定性等方面的差异，实现处理器1的功能提升和功耗下降，不同的多核处理器1能提供截然不同的性能以适应不同应用的要求。需要说明的是，现今的多核处理器在中断处理和中断控制方面主要使用的是APIC(Advanced Programmable Interrupt Controllers)，即高级编程中断控制器。它是基于中断控制器两个基础功能单元——本地单元以及I/O单元的分布式体系结构。在多核系统中，多个本地和I/O APIC单元能够作为一个整体通过APIC总线互相操作。

可选地，参照图2，所述第一中断控制器11和所述第二中断控制器12均连接至所述处理器1中的任一处理器核13，所述处理器核13用于响应所述中断请求。

具体而言，如图2所示，处理器1中的第一中断控制器11和第二中断控制器12能够通过主控器10接收到中断请求，并经过中断路由将中断请求发送至处理器1中的某个处理器核13，由处理器1中的处理器核13响应该中断请求。若处理器核13数量较多，通常情况下，操作系统会将中断请求分配到各个处理器核13，使其依次执行，当然，该分配方式会随操作系统调度策略的改变而有所不同。

参照图3，本实用新型还提供一种主板，所述主板包括桥片2、外接设备3以及前述任一项所述的处理器1；所述桥片2分别与所述外接设备3和所述处理器1电连接，所述桥片2用于将所述中断请求发送至所述主控器10。

具体而言，如图3所示，桥片2分别与外接设备3和处理器1电连接，其中，桥片2通过高速串行总线与处理器1中的主控器10电连接，与主控器10之间进行高速数据传输，将中断请求快速的发送至主控器10。其中，所述桥片与处理器1之间的高速串行总线为HT总线或者PCIE总线。本实施例的桥片2可以满足HT、PCIE、GPU(Graphics Processing Unit，图像处理器)、SATA(Serial Advanced Technology Attachment hard disk，串口硬盘)、I2C(InterIntegrated Circuit，集成电路总线)等各种接口的连接需求，优选地，处理器1和桥片2均可以为龙芯系列，从而降低处理器1与桥片2之间不兼容的风险，以实现系统可靠平稳的运行。

可选地，参照图4，所述桥片内设有LPC控制器21和APIC22；所述LPC控制器21用于接收所述中断请求，并将所述中断请求发送至所述APIC22；所述APIC22用于将所述中断请求转换成中断消息包，并将所述中断消息包发送至所述处理器1。

具体而言，如图4所示，桥片2的内部设有LPC(Low Pin CountController，低阶通道连接总线控制)控制器21，和APIC(Advanced Programmable Interrupt Controller，高级编程中断控制器)22，LPC控制器21和APIC22电连接。桥片2通过LPC控制器21在桥片内部向APIC22传输中断请求，进而APIC22将中断请求转换为中断消息包后，统一通过高速串行总线发送至处理器1中的主控器10进行后续处理。需要说明的是，APIC22除了接收来自于LPC控制器21的中断请求外，也可以接收来自于中断引脚(图4中所示的INT0、INT1至INTn为中断引脚，ROUTE为路由路径)的中断请求，将其统一转换为中断消息包，发送至处理器1。需要注意的是，图4中的MSI(Message Signaled Interrupt)控制器，即信息信号中断控制器，当桥片2内的设备向一个特殊地址写入时，会向处理器产生一个中断，即MSI中断，MSI中断可以提升中断效率。本实施例可以通过APIC22将所有中断请求汇总并转换成中断消息包，继而将该中断消息包发送给处理器1中的主控器10，一定程度上减轻了桥片2处理中断任务的负担。本实用新型还提供一种电子设备，所述电子设备包括前述的主板。

需要说明的是，在电子设备中，上述处理器1为电子设备的最小单元，技术人员可根据实际功能需求配置相应的外围设备，组成电子设备，电子设备可以为通用计算机或服务器等电子设备，本实用新型实施例对此不再赘述。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种处理器，其特征在于，所述处理器包括主控器，第一中断控制器、第二中断控制器；

所述第一中断控制器和所述第二中断控制器分别与所述主控器电连接；

所述主控器用于向所述第一中断控制器和所述第二中断控制器发送中断请求，所述中断请求包括桥片内部设备的中断请求和外接设备的中断请求；

所述第一中断控制器用于接收所述桥片内部设备的中断请求，所述第二中断控制器用于接收所述外接设备的中断请求。

2.根据权利要求1所述的处理器，其特征在于，所述第一中断控制器的数据线位数不少于所述第二中断控制器的数据线位数。

3.根据权利要求2所述的处理器，其特征在于，所述第一中断控制器中设有存储模块，所述存储模块用于存储所述桥片内部设备的中断请求。

4.根据权利要求3所述的处理器，其特征在于，所述主控器中设有第三中断控制器，所述第二中断控制器通过所述第三中断控制器与所述主控器电连接；

所述第三中断控制器用于存储所述外接设备的中断请求。

5.根据权利要求1至4任一项所述的处理器，其特征在于，所述主控器包括HT控制器、PCI控制器、PCIE控制器中的至少一种。

6.根据权利要求1至4任一项所述的处理器，其特征在于，所述第一中断控制器至少为两个，和/或，所述第二中断控制器至少为两个。

7.根据权利要求1至4任一项所述的处理器，其特征在于，所述第一中断控制器和所述第二中断控制器均连接至所述处理器中的任一处理器核，所述处理器核用于响应所述中断请求。

8.一种主板，其特征在于，所述主板包括桥片、外接设备以及权利要求1至7任一项所述的处理器；

所述桥片分别与所述外接设备和所述处理器电连接，所述桥片用于将所述中断请求发送至所述主控器。

9.根据权利要求8所述的主板，其特征在于，所述桥片内设有LPC控制器和APIC；所述LPC控制器与所述APIC电连接；所述APIC与所述处理器电连接；

所述LPC控制器用于接收所述中断请求，并将所述中断请求发送至所述APIC；

所述APIC用于将所述中断请求转换成中断消息包，并将所述中断消息包发送至所述处理器。

10.一种电子设备，其特征在于，包括权利要求8所述的主板。

Images