CN217009187U - 半导体封装结构 - Google Patents

Abstract

本实用新型实施例提供了一种半导体封装结构，该半导体封装结构包括：基板；第一芯片和第二芯片，彼此间隔的设置在基板上；中介层，位于第一芯片和第二芯片上方并跨越第一芯片和第二芯片之间的间隔；电源整合器，位于中介层上并至少部分地与第一芯片和第二芯片重叠，其中，电源整合器通过中介层分别连接至第一芯片和第二芯片；电源传输件，从基板穿过中介层而连接至电源整合器。本实用新型的实施例至少能够缩短基板与第一电源整合器之间的供电路径，和/或避免电源传输部件之间相互影响而产生电力感应。

Description

半导体封装结构

技术领域

本实用新型涉及半导体技术领域，更具体地，涉及一种半导体封装结构。

背景技术

现有技术中，如图1所示，顺应带有贯通孔60(从芯片的主动面延伸至非主动面)的芯片10、20的结构设计，会将供电线40设计在芯片10和芯片20之间，带有LC电路35的集成电压调节器30跨接在芯片10和芯片20上方，以缩短基板50与集成电压调节器30之间的供电路径。但上述设计并未更进一步考虑到集成电压调节器30与芯片10以及芯片20之间的供电路径设计。

实用新型内容

针对相关技术中的上述问题，本实用新型提出一种半导体封装结构，能够缩短基板与电源整合器之间的供电路径，和/或，避免电源传输部件之间相互影响而产生电力感应。

本实用新型的实施例提供了一种半导体封装结构，该半导体封装结构包括：基板；第一芯片和第二芯片，彼此间隔的设置在基板上；中介层，位于第一芯片和第二芯片上方并跨越第一芯片和第二芯片之间的间隔；电源整合器，位于中介层上并至少部分地与第一芯片和第二芯片重叠，其中，电源整合器通过中介层分别连接至第一芯片和第二芯片；电源传输件，从基板穿过中介层而连接至电源整合器，其中，中介层中具有连接电源整合器与第一芯片和第二芯片的接地贯通孔，以形成从电源整合器到第一芯片和第二芯片的接地路径，其中，电源传输件由接地贯通孔围绕。

在一些实施例中，中介层中还具有连接电源整合器与第一芯片和第二芯片的电源贯通孔，以形成从电源整合器到第一芯片和第二芯片的电源路径，其中，电源贯通孔设置在电源传输件和接地贯通孔的外围区域。

在一些实施例中，电源传输件的数量为多个，并且相邻的两个电源传输件之间设置有接地贯通孔。

在一些实施例中，电源传输件的直径大于接地贯通孔的直径，并且电源传输件的直径大于电源贯通孔的直径。

在一些实施例中，电源传输件穿过位于第一芯片和第二芯片之间的中介层。

本实用新型的实施例还提供了一种半导体封装结构，该半导体封装结构包括：基板；中介层，位于基板上；第一电源整合器，内埋于中介层内并且连接至基板；第一芯片，位于中介层上，其中，第一电源整合器还通过中介层连接至第一芯片。

在一些实施例中，第一电源整合器通过凸块连接件直接连接至基板。

在一些实施例中，中介层中具有从第一电源整合器到第一芯片的接地路径和电源路径。

在一些实施例中，半导体封装结构还包括第二电源整合器，第二电源整合器内埋于中介层内并且与第一电源整合器间隔开；第二芯片，位于中介层上，其中，第二电源整合器通过中介层连接至第二芯片。

在一些实施例中，半导体封装结构还包括存储器，存储器接合在第二芯片上方。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1是现有半导体封装结构的示意图。

图2是根据本实用新型实施例的半导体封装结构的侧视图。

图3和图4分别是根据本实用新型实施例的半导体封装结构中的中介层的俯视示意图和立体透视示意图。

图5是根据本实用新型另一实施例的半导体封装结构的示意图。

图6是根据本实用新型另一实施例的半导体封装结构的示意图。

图7是根据本实用新型另一实施例的半导体封装结构的示意图。

具体实施例

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

本实用新型实施例提供了一种半导体封装结构。图2是根据本实用新型实施例的半导体封装结构100的侧视图。如图2所示，半导体封装结构100具有基板150，第一芯片110和第二芯片120彼此间隔的设置在基板150上。具有贯通孔的中介层(interposer)160设置在第一芯片110和第二芯片120上方。中介层160可以同时覆盖第一芯片110和第二芯片120的至少部分上表面，并且中介层160跨越第一芯片110和第二芯片120之间的间隔。

中介层160上方设置有电源整合器140，电源整合器140可用于对来自基板的电源进行调压并且向第一芯片110和第二芯片120供电。电源整合器140可以例如是集成电压调节器(IVR，integrated voltage regulator)，或者是其他可用于电压调节的器件。电源整合器140通过中介层160分别电性连接至第一芯片110和第二芯片120。

电源传输件130从基板150的上表面向上穿过中介层160而连接至电源整合器140。电源传输件130位于第一芯片110和第二芯片120之间。电源传输件130从基板150的上表面竖直向上延伸至到达电源整合器140的下表面，并且电源传输件130穿过电源整合器140与基板150之间的中介层160。图2中示出了两个电源传输件130，但是也可以设置任何其他数量的电源传输件。基板150通过电源传输件130向电源整合器140提供来自基板150的电源，然后通过电源整合器140与第一芯片110和第二芯片120之间设置的中介层160，电源整合器140电性连接至第一芯片110和第二芯片120，从而经由电源整合器140对第一芯片110和第二芯片120进行供电。

继续参考图2所示，在本实施例中，第一芯片110和第二芯片120共享一个电源整合器140，电源整合器140与第一芯片110和第二芯片120中的每一个在竖直方向上部分地重叠，即，电源整合器140位于第一芯片110的部分上表面的上方、还位于第二芯片120的部分上表面的上方。电源整合器140还跨越第一芯片110和第二芯片120之间的间隔，以使第一芯片110和第二芯片120共享一个电源整合器140。

具体的，中介层160中的贯通孔包括多个接地贯通孔161以及多个电源贯通孔162。接地贯通孔161和电源贯通孔162设置在电源整合器140下方，并且贯穿中介层160。电源整合器140与第一芯片110之间相互重叠的位置处、以及电源整合器140与第二芯片120之间相互重叠的位置处均设置有接地贯通孔161和电源贯通孔162。更具体的，电源整合器140可以通过连接件145连接相应的接地贯通孔161和电源贯通孔162，这些接地贯通孔161和电源贯通孔162再连接至对应的第一芯片110和第二芯片120。通过中介层160中的接地贯通孔161形成从电源整合器140分别到第一芯片110和第二芯片120的接地路径。通过中介层160中的电源贯通孔162形成从电源整合器140分别到第一芯片110和第二芯片120的电源路径。从而中介层160被配置成兼具供电路径及接地路径的配电网(power distribution network，PDN)，以将电源整合器140电性连接至第一芯片110和第二芯片120。

每个电源传输件130的直径大于接地贯通孔161的直径，每个电源传输件130的直径也大于电源贯通孔162的直径。基板150和电源整合器140之间的供电方式是通过电源传输件130直接垂直供电，电源传输件130的大直径设置可以满足上述供电方式的例如大电压振幅需求。电源整合器140与第一芯片110以及第二芯片120之间传输的是经过电源整合器140调压后的电压，接地贯通孔161和电源贯通孔162的直径的较小直径即可满足需求。

继续参考图2所示，在电源整合器140不与第一芯片110和第二芯片120重叠的位置处，中介层160中设置有接地贯通孔161。也就是说，在第一芯片110和第二芯片120之间间隔上方的中介层160中只设置接地贯通孔161，而未设置电源贯通孔162。从而，在第一芯片110和第二芯片120之间间隔内的电源传输件130之间只设置接地贯通孔161，而未设置电源贯通孔162。这样可通过多个接地贯通孔161将相邻的电源传输件130间隔开。

此外，对于第一芯片110上方的接地贯通孔161和电源贯通孔162，接地贯通孔161比电源贯通孔162更邻近电源传输件130设置。类似的，对于第二芯片120上方的接地贯通孔161和电源贯通孔162，接地贯通孔161比电源贯通孔162更邻近电源传输件130设置。这样，接地贯通孔161设置在电源贯通孔162与电源传输件130之间，通过接地贯通孔161将电源贯通孔162与电源传输件130间隔开，并且电源传输件130由接地贯通孔161围绕。这种设置方式可以避免电源传输件130和电源贯通孔162相互影响而产生电力感应(powerinductance)。

在本实用新型的各个实施例中，中介层160可以包括硅基底(Si base)。接地贯通孔161和电源贯通孔162贯穿硅基底。在一些实施例中，中介层160的上表面和下表面处都可具有导电线路，例如导电线路甚至可以是重布线。中介层160的上表面和下表面处的导电线路的线宽/线距可以是相同的，也可以是不同的。例如，中介层160的上表面和下表面中的一个的导电线路是线宽/线距较小的细线路，上表面和下表面中的另一个的导电线路是线宽/线距较大的粗线路。

图3和图4分别是根据本实用新型实施例的半导体封装结构中的中介层的俯视示意图和立体透视示意图。结合参考图3和图4，示出了中介层160中多个接地贯通孔161和电源贯通孔162以及电源传输件130的布局。图3和图4中示出了3个电源传输件130。每个电源传输件130都由接地贯通孔161围绕。并且，相邻的两个电源传输件130之间均通过接地贯通孔161间隔开。在一些实施例中，多个电源贯通孔162可以位于多个电源传输件130和多个接地贯通孔161的相对两侧(图3中的上下两侧)，并且在远离多个电源传输件130和多个接地贯通孔161的方向上，电源贯通孔162可以呈多个行排列。这样，电源传输件130的两侧均设置有电源贯通孔162，电源传输件130与两侧的电源贯通孔162通过接地贯通孔161相间隔，并且每个电源传输件130均由接地贯通孔161围绕。

图5是根据本实用新型另一实施例的半导体封装结构100'的示意图。在本实施例中，半导体封装结构100'包括两个电源整合器，即第一电源整合器141和第二电源整合器142。在该实施例中，第一电源整合器141位于中介层160上方并且在竖直方向上部分地与第一芯片110重叠。第二电源整合器142位于中介层160上方并且在竖直方向上部分地与第二芯片120重叠。用于向第一芯片110供电的电源传输件130从基板150的上表面延伸至第一电源整合器141未与第一芯片110重叠的下表面处，以经由第一电源整合器141向第一芯片110供电。用于向第二芯片120供电的电源传输件130从基板150的上表面延伸至第二电源整合器142未与第二芯片120重叠的下表面处，以经由第二电源整合器142向第二芯片141供电。每个电源传输件130分别穿过第一电源整合器141和第二电源整合器142下方的中介层160。

第一电源整合器141与第一芯片110重叠位置处的中介层160中设置有接地贯通孔161和电源贯通孔162。第一电源整合器141通过其下方的接地贯通孔161和电源贯通孔162电性连接至第一芯片110。第一电源整合器141下方的接地贯通孔161设置在电源贯通孔162和电源传输件130之间用以将电源贯通孔162和电源传输件130间隔开。

第二电源整合器142和第二芯片120重叠位置处的中介层160中也设置有接地贯通孔161和电源贯通孔162。第二电源整合器142通过其下方的接地贯通孔161和电源贯通孔162电性连接至第二芯片120。第二电源整合器142下方的接地贯通孔161设置在电源贯通孔162和电源传输件130之间用以将电源贯通孔162和电源传输件130间隔开。

此外，第一芯片110与第二芯片120之间间隔上方的中介层160中只设置有接地贯通孔161，这样在相邻的电源传输件130之间设置接地贯通孔161以将相邻的电源传输件130间隔开，并使得电源传输件130由接地贯通孔161围绕。

图6是根据本实用新型实施例的另一半导体封装结构200的示意图。在图6所示的半导体封装结构200中包括基板250，中介层260位于基板250上。在一些实施例中，中介层260与基板250之间设置有凸块连接件255，可以通过凸块连接件255将中介层260中的导电线路或器件与基板250电性连接。在本实施例中，中介层260中内埋有第一电源整合器241。第一电源整合器241的上表面由中介层260覆盖。第一电源整合器241可通过凸块连接件255电性连接至基板250。

第一芯片210位于中介层260的上表面上，并且位于第一电源整合器241的上方。第一芯片210可以通过中介层260中的贯通孔电性连接至第一电源整合器241。具体的，中介层260中的贯通孔包括位于第一电源整合器241和第一芯片210之间的接地贯通孔261和电源贯通孔262。可以通过中介层260中的接地贯通孔261和电源贯通孔262将第一电源整合器241与第一芯片210电性连接，以经由第一电源整合器241对第一芯片210进行供电。在图6的实施例中，第一芯片210与中介层260之间还可以设置有连接件245，第一芯片210可以通过该连接件245电性连接至第一芯片210与第一电源整合器241之间的接地贯通孔161和电源贯通孔162。

在上述半导体封装结构200中，通过在基板250和第一芯片210之间设置中介层260，并且将第一电源整合器241内埋于中介层260内，基板250可以例如通过凸块连接件255直接向第一电源整合器241供电，再经第一电源整合器241调压后通过中介层260中的贯通孔(如接地贯通孔161和电源贯通孔162)向第一芯片210供电。缩短了基板250和第一电源整合器241之间的供电路径，降低了功率消耗。

继续参考图6，第一芯片210上方还设置有第一存储器271。第一存储器271接合至第一芯片210的上表面(主动面)。第一存储器271可以通过第一存储器271与第一芯片210之间的连接件212连接至第一芯片210，以实现与第一芯片210的交互。

此外，中介层260中还可内埋有第二电源整合器242。第二电源整合器242与第一电源整合器241横向间隔设置。与第一电源整合器241类似的，第二电源整合器242直接通过凸块连接件255电性连接至基板250，以实现基板250向第二电源整合器242的直接供电，从而降低供电能耗。

中介层260的上表面上还设置有第二芯片220，第二芯片220位于第二电源整合器242上方。第二芯片220与第一芯片210横向间隔的位于中介层260的上表面上。中介层260中的贯通孔还包括位于第二芯片220和第二电源整合器242之间的接地贯通孔261和电源贯通孔262，以实现第二电源整合器242与第二芯片220的电性连接。在本实施例中，通过相应的电源贯通孔262和接地贯通孔261，第一电源整合器241和第二电源整合器242供电接地给第一芯片210和第二芯片220的路径是供应到第一芯片210和第二芯片220的晶背(下表面)。

第二芯片220与中介层260之间可以设置有连接件245，第二芯片220可以通过该连接件245电性连接至第二芯片220与第二电源整合器242之间的接地贯通孔261和电源贯通孔262。

第二存储器272设置在第二芯片220上方，并且接合至第二芯片220的上表面(主动面)。第二存储器272通过连接件212连接至第二芯片220，以实现与第二芯片220的交互。

在图6中，第一芯片210和第二芯片220上的接地贯通孔261布置为邻近第一芯片210和第二芯片220之间的间隔设置，而相比于接地贯通孔261，电源贯通孔262设置在相应接地贯通孔261的远离第一芯片210和第二芯片220之间间隔的一侧。也就是说，对于第一芯片210和第二芯片220上的所有接地贯通孔261和电源贯通孔262，全部接地贯通孔261都位于第一芯片210上的电源贯通孔262与第二芯片220上的电源贯通孔262之间，这样接地贯通孔261能够将分别位于第一芯片210和第二芯片220上的电源贯通孔262间隔开。

图7是根据本实用新型另一实施例的半导体封装结构200’的示意图。为了简明，以下只对图7所示实施例与图6所示实施例的不同之处进行描述。在图7中，第一芯片210和第二芯片220之间还设置有桥接芯片280。桥接芯片280与第一芯片210在竖直方向上部分地重叠，并且跨越第一芯片210和第二芯片220之间的间隔而与第二芯片220部分地重叠。桥接芯片280与第一芯片210和第二芯片220电性连接，以通过桥接芯片280实现第一芯片210与第二芯片220之间的交互。

第一芯片210上还接合有第一存储器271。第一存储器271与桥接芯片280间隔放置。在竖直方向上，第一存储器271和桥接芯片280与第一芯片210的不同部分重叠。类似的，第二芯片220上还接合有与桥接芯片280间隔放置的第二存储器272。在竖直方向上，第二存储器272和桥接芯片280与第一芯片210的不同部分重叠。第一存储器271和第二存储器272设置于桥接芯片280的相对两侧。通过第一存储器271、第一芯片210、桥接芯片280、第二芯片220以及第二存储器272之间的相互连接，第一存储器271和第二存储器272之间也可以通过桥接芯片280实现交互。

第一存储器271和第二存储器272中的任何一个还可以通过IO连接件295连接至中介层260。第一存储器271和第二存储器272可以延伸至超出第一芯片210和第一芯片220的相应侧壁，并且中介层260也延伸至超出第一芯片210和第一芯片220的侧壁，从而第一存储器271的部分下表面和第二存储器272的部分下表面可以与中介层260的部分上表面相对。IO连接件295可以在相对的第一存储器271的部分下表面与中介层260的部分上表面之间延伸，另外的IO连接件295可以在相对的第二存储器272的部分下表面与中介层260的部分上表面之间延伸。从而，经由IO连接件295电性连接第一存储器271和/或第二存储器272与中介层260。这样可以通过IO连接件295为第一存储器271和/或第二存储器272提供所需的信号传输。

基板250上的中介层260、第一芯片210和第二芯片220等可由模塑料290包封。模塑料290可以暴露出第一存储器271、第二存储器272和桥接芯片280。在一些实施例中，模塑料290的侧壁可以与基板250的侧壁在竖直方向上对齐。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本实用新型作为基础来设计或更改其他的处理和结构以用于达到与本实用新型所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本实用新型的精神和范围，并且在不背离本实用新型的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：

基板；

第一芯片和第二芯片，彼此间隔的设置在所述基板上；

中介层，位于所述第一芯片和所述第二芯片上方并跨越所述第一芯片和所述第二芯片之间的间隔；

电源整合器，位于所述中介层上并至少部分地与所述第一芯片和所述第二芯片重叠，其中，所述电源整合器通过所述中介层分别连接至所述第一芯片和所述第二芯片；以及

电源传输件，从所述基板穿过所述中介层而连接至所述电源整合器，

其中，所述中介层中具有连接所述电源整合器与所述第一芯片和所述第二芯片的接地贯通孔，以形成从所述电源整合器到所述第一芯片和所述第二芯片的接地路径，

所述电源传输件由所述接地贯通孔围绕。

2.根据权利要求1所述的半导体封装结构，其特征在于，

所述中介层中还具有连接所述电源整合器与所述第一芯片和所述第二芯片的电源贯通孔，以形成从所述电源整合器到所述第一芯片和所述第二芯片的电源路径，

其中，所述电源贯通孔设置在所述电源传输件和所述接地贯通孔的外围区域。

3.根据权利要求2所述的半导体封装结构，其特征在于，

所述电源传输件的数量为多个，并且相邻的两个所述电源传输件之间设置有所述接地贯通孔。

4.根据权利要求2所述的半导体封装结构，其特征在于，

所述电源传输件的直径大于所述接地贯通孔的直径，并且所述电源传输件的直径大于所述电源贯通孔的直径。

5.根据权利要求1所述的半导体封装结构，其特征在于，

所述电源传输件穿过位于所述第一芯片和所述第二芯片之间的所述中介层。

6.半导体封装结构，其特征在于，包括：

基板；

中介层，位于所述基板上；

第一电源整合器，内埋于所述中介层内并且连接至所述基板；

第一芯片，位于所述中介层上，其中，所述第一电源整合器还通过所述中介层连接至所述第一芯片。

7.根据权利要求6所述的半导体封装结构，其特征在于，

所述第一电源整合器通过凸块连接件直接连接至所述基板。

8.根据权利要求6所述的半导体封装结构，其特征在于，

所述中介层中具有从所述第一电源整合器到所述第一芯片的接地路径和电源路径。

9.根据权利要求6所述的半导体封装结构，其特征在于，还包括：

第二电源整合器，内埋于所述中介层内并且与所述第一电源整合器间隔开；

第二芯片，位于所述中介层上，其中，所述第二电源整合器通过所述中介层连接至所述第二芯片。

10.根据权利要求9所述的半导体封装结构，其特征在于，还包括：

存储器，接合在所述第二芯片上方。

Images