CN216959656U - 基于GaN器件并联的驱动电路、布局结构及设备 - Google Patents
基于GaN器件并联的驱动电路、布局结构及设备 Download PDFInfo
- Publication number
- CN216959656U CN216959656U CN202220189459.0U CN202220189459U CN216959656U CN 216959656 U CN216959656 U CN 216959656U CN 202220189459 U CN202220189459 U CN 202220189459U CN 216959656 U CN216959656 U CN 216959656U
- Authority
- CN
- China
- Prior art keywords
- ganmos
- driving circuit
- ferrite bead
- gan
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
本实用新型提供了一种基于GaN器件并联的驱动电路、布局结构及设备,包括:栅极驱动器,多个GaNMOS管、多个第一铁氧体磁珠以及多个第二铁氧体磁珠;每个所述GaNMOS管的漏极均连接VCC,每个所述GaNMOS管的源极均连接GND,每个所述GaNMOS管的栅极均串联有一个第一铁氧体磁珠,每个所述第一铁氧体磁珠的另一端连接栅极驱动器的GDA端口,每个所述GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠,每个所述第二铁氧体磁珠的另一端连接栅极驱动器的SSA端口。本实用新型用体积较小的铁氧体磁珠作为高频抑制器、器件PCB对称布局、PCB功率回路和驱动回路分离、单点接地应用达到抑制栅极驱动回路振荡、抑制共模干扰的目的。
Description
技术领域
本实用新型涉及GaN电路技术领域,具体地,涉及一种基于GaN器件并联的驱动电路、布局结构及设备。
背景技术
GaNMOS比硅MOSFET开关速度更快,dV/dt的转换率大于100V/ns。对于具有相同RDS(ON)等级的MOSFET和GaN,GaN的开启时间比MOSFET快4倍,关断时间快2倍。因此GaN可以更快地开启/关闭,在频率和功率密度提高方面具备优势。然而dV/dt、di/dt的快速变化在实际驱动参数、印制板布局不合理情况下,特别是GaNMOS并联使用时布局不对称、走线寄生参数共模干扰较大情况下,会引起高频振荡电压,导致GaNMOS损坏。
厂商在推出GaNMOS器件的同时,给出了指导性的应用方案及布局要点等,或者一些专利中虽有抑制高频振荡等方案,如为抑制驱动环路CM共模耦合干扰使用CM共模电感,但存在CM共模电感体积大、占用PCB面积大,对产品小型化不利等因素,或者对带有开尔文源极(Kelvin source)的GaNMOS并联驱动电路DM 差模干扰进行了研究。本实用新型的目的是解决带有开尔文源极(Kelvin source) 的GaNMOS并联驱动时栅极缺乏对称性、动态电流、PCB寄生参数引起的高频振荡及CM共模干扰可能导致的并联损坏问题。
在公开号为CN109067228A,申请日为2018.08.06日,公布日为2018.12.21日的中国专利文献中,公开了一种基于氮化镓功率器件的驱动器及印刷电路布局,该专利针对无开尔文源极的GaNMOS驱动中存在的高频工作下由于印制电路板和系统线路的寄生参数所带来的开关干扰、栅极振荡等问题解决方案及印制板布局,但针对GaNMOS并联使用及带有开尔文源极(Kelvin source)的GaNMOS驱动应用并未阐述。
实用新型内容
针对现有技术中的缺陷,本实用新型的目的是提供一种基于GaN器件并联的驱动电路、布局结构及设备。
根据本实用新型提供的一种基于GaN器件并联的驱动电路,包括:栅极驱动器,多个GaNMOS管、多个第一铁氧体磁珠以及多个第二铁氧体磁珠;每个所述GaNMOS管的漏极均连接VCC,每个所述GaNMOS管的源极均连接GND,每个所述GaNMOS管的栅极均串联有一个第一铁氧体磁珠,每个所述第一铁氧体磁珠的另一端连接栅极驱动器的GDA 端口,每个所述GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠,每个所述第二铁氧体磁珠的另一端连接栅极驱动器的SSA端口。
优选的,所述驱动电路还包括多个开通电阻,所述开通电阻串联在第一铁氧体磁珠和栅极驱动器的GDA端口之间。
优选的,所述驱动电路还包括多个栅极关断电阻,所述关断电阻的一端连接第一铁氧体磁珠的另一端,所述关断电阻的另一端连接栅极驱动器的GSA端口。
优选的,所述关断电阻与第一铁氧体磁珠之间串联有普通二极管,所述普通二极管的正极连接第一铁氧体磁珠的另一端,所述普通二极管的负极连接关断电阻。
优选的,所述第一铁氧体磁珠的另一端和第二铁氧体磁珠的另一端之间串联有正向稳压管和负向稳压管,所述正向稳压管的正极与第一铁氧体磁珠的另一端连接,所述正向稳压管的负极与负向稳压管的负极连接,所述负向稳压管的正极与第二铁氧体磁珠的另一端连接。
优选的,所述正向稳压管选择150Mw/5.1V~6.2V二极管,所述负向稳压管选择选择150Mw/9.1V。
根据本实用新型提供的一种基于GaN器件并联的驱动电路的布局结构,基于上述的 GaN器件并联的驱动电路,将所述栅极驱动器靠近GaNMOS管的栅极设置。
优选的,所述GaNMOS管的功率回路远离栅极回路设置,每个所述GaNMOS管的功率回路在PCB上对称布局。
优选的,所述栅极驱动器的GND与GaNMOS管源极的GND单独设置。
根据本实用新型提供的一种基于GaN器件的设备,包括上述的基于GaN器件并联的驱动电路。
与现有技术相比,本实用新型具有如下的有益效果:
1、本实用新型采用体积较小的铁氧体磁珠作为高频抑制器、器件PCB对称布局、PCB功率回路和驱动回路分离、单点接地应用实现了抑制栅极驱动回路振荡、抑制共模干扰的效果。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1为本实用新型基于GaN器件并联的驱动电路图;
图2为铁氧体磁珠的等效电路图;
图3为铁氧体磁珠频率函数的阻抗性能示意图;
图4为本实用新型基于GaN器件并联的驱动电路的PCB布局图;
图5为本实用新型基于GaN器件并联的驱动电路的PCB布局图。
具体实施方式
下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型,但不以任何形式限制本实用新型。应当指出的是,对本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变化和改进。这些都属于本实用新型的保护范围。
本实用新型公开一种基于GaN器件并联的驱动电路,电路结构如图1所示,包括:栅极驱动器,多个GaNMOS管(Q1、Q2…Qn)、多个第一铁氧体磁珠(FB10、FB11…FB1n) 以及多个第二铁氧体磁珠(FB20、FB21…FB2n);每个GaNMOS管的漏极均连接VCC,每个GaNMOS管的源极均连接GND,每个GaNMOS管的栅极均串联有一个第一铁氧体磁珠,每个第一铁氧体磁珠的另一端连接栅极驱动器的GDA端口,每个GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠,每个第二铁氧体磁珠的另一端连接栅极驱动器的SSA 端口。
驱动电路还包括多个开通电阻(R20、R21…R2n),开通电阻串联在第一铁氧体磁珠和栅极驱动器的GDA端口之间。开通电阻能够抑制漏极和源极的峰值电压并能够防止功率MOSFET中导线电感和寄生电容产生的栅极振荡。还能够在导通和关断期间减缓电压和电流上升速度(dv/dt)和(di/dt)。Rg影响MOSFET中的开关损耗。
驱动电路还包括多个关断电阻(R10、R11…R1n),关断电阻的一端连接第一铁氧体磁珠的另一端,关断电阻的另一端连接栅极驱动器的GSA端口。关断电阻与第一铁氧体磁珠之间串联有普通二极管(D10、D11…D1n),普通二极管的正极连接第一铁氧体磁珠的另一端,普通二极管的负极连接关断电阻。
在关断模式下,关断电阻和普通二极管能够快速的对栅极电容进行放电,不引起振铃或过冲。当转换速度太慢,会出现开关损耗,由于Miller效应和潜在的栅极振荡而导致。对于关断来说,栅极需要尽快被拉低,因此栅极电阻R10、R11…R1n通常是1Ω或2Ω;普通二极管D10、D11、D1n作用是将开通和关断信号路径分隔。
驱动电路中的第一铁氧体磁珠的另一端和第二铁氧体磁珠的另一端之间串联有正向稳压管(D20、D21…D2n)和负向稳压管(D30、D31…D3n),正向稳压管的正极与第一铁氧体磁珠的另一端连接,正向稳压管的负极与负向稳压管的负极连接,负向稳压管的正极与第二铁氧体磁珠的另一端连接。正向稳压管选择150Mw/5.1V~6.2V二极管,负向稳压管选择选择150Mw/9.1V。GaNMOS在并联应用时,存在于PCB布局走线的物理状态必然存在各GaNMOS和栅极驱动器之间的引线的距离不一致,栅极引线寄生电感必然不一致,因此需要如图的接法在栅极回路接正向稳压管和负向稳压管,抑制潜在的振荡过冲,为驱动提供保护。
GaNMOS栅极主要噪声源来自开关瞬间MOSFET中的振荡。通常来说,寄生振荡频率在几十到几百兆赫兹范围内。寄生振荡可能导致栅源极电压击穿、EMI性能恶化、较大的开关损耗、栅极失控,导致GaNMOS失效。在栅极驱动路径上使用铁氧体磁珠,抑制寄生振荡,同时最大限度地降低开关损耗,从而保证稳定运行。铁氧体磁珠的阻抗随频率变化。图2为显示铁氧体磁珠的等效电路,图3为铁氧体磁珠频率函数的阻抗性能示意图。Rbead和Lbead分别为铁氧体磁珠的直流电阻和有效电感。Cpara和Rpara为与铁氧体磁珠有关的并联电容和电阻。铁氧体磁珠是跟频率相关的电阻。低频时,Cpara 为开路而Lbead为短路,仅留Rbead作为铁氧体磁珠的直流电阻。随着频率增大,Lbead 的阻抗开始随频率(jωLbead)线性增大,而Cpara的阻抗与频率(1/jωCpara)成反比降低,如公式(1)所示:
Z=R+j(ωL–1/(ωC)) (1)
式中:Z为铁氧体磁珠阻抗,R为磁珠直流电阻,ωL为磁珠感抗,1/(ωC)为磁珠容抗。
铁氧体阻抗与频率曲线的上升线性斜率主要取决于Lbead的电感。在某特定高频点上,Cpara的阻抗开始占据主导地位,而铁氧体阻抗开始减小,与电感相反。在这种情况下,阻抗与频率曲线的下降斜率主要取决于磁珠的寄生电容Cpara。低频时,感性阻抗较低。因此,铁氧体磁珠电感的功能类似于电阻,而不是高频时的电感。寄生振荡频率比开关频率高得多。高频时的高阻抗对于阻断漏栅极噪声极其有效。可以明显抑制高频寄生振荡。选择一个铁氧体磁珠时,需考虑噪声频段阻抗、额定电流和阻抗梯度。
本实用新型还公开一种基于GaN器件并联的驱动电路的布局结构,包括:
通过将栅级驱动器尽可能靠近GaN器件栅极来减小外部栅极到漏极的耦合(如图4中C框);采用低电感,回路面积小且路径短走线(如图5中D框);使用开尔文源连接来最小化公共源电感;其他方法包括调整栅极驱动电阻值以微调导通转换速率;使用负偏压关断;与栅极串联加入铁氧体磁珠,以减少高频LC振荡和过冲。GaNMOS栅极振荡经常是由驱动路径的杂散电感导致的,以及从电源到栅极回路或者通过栅极和漏极之间的米勒效应电容耦合导致的。并联应用时PCB的物理走线的长短不一致必然产生不同的寄生电感,因此需要通过包括通过优化布局来减少寄生电感。
GaNMOS管的功率回路远离栅极回路设置,每个GaNMOS管的功率回路在PCB上对称布局。功率回路远离栅极回路,并保证并联功率回路的对称性;功率回路远离栅极回路,功率回路在开关期间产生剧烈的电流/电压及磁场变换,因此栅极回路在PCB布局中需远离功率回路,减小由于功率回路变换引起的栅极干扰;GaNMOS并联功率的PCB对称布局,GaNMOS工作时功率回路有着快速的换流动作,开关速度极快。由于母线布局的因素,造成功率回路不对称,导致线路的寄生电感值也不能对称分布,便会造成动态均流的问题。对称布局可获得并联均流效果及开关变化的一致性(图4中A走线)
栅极驱动器的GND与GaNMOS管源极的GND单独设置。功率地GND和栅极驱动器GND分开,功率地包含较强的dv/dt、di/dt振荡,因此PCB设计时所有功率地对称连接,在于控制器单点连接如图4中B走线;该走线可将功率地振荡屏蔽分离,同时又使参考电平不变。
该实用新型所阐述的方法,也可以用作DC/DC半桥、全桥或AC/DC、DC/AC的三电平架构的GaNMOS并联应用。
本实用新型还公开一种基于GaN器件的设备,包括上述的基于GaN器件并联的驱动电路。
在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上对本实用新型的具体实施例进行了描述。需要理解的是,本实用新型并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本实用新型的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种基于GaN器件并联的驱动电路,其特征在于,包括:栅极驱动器,多个GaNMOS管、多个第一铁氧体磁珠以及多个第二铁氧体磁珠;每个所述GaNMOS管的漏极均连接VCC,每个所述GaNMOS管的源极均连接GND,每个所述GaNMOS管的栅极均串联有一个第一铁氧体磁珠,每个所述第一铁氧体磁珠的另一端连接栅极驱动器的GDA端口,每个所述GaNMOS管的开尔文源极均串联有一个第二铁氧体磁珠,每个所述第二铁氧体磁珠的另一端连接栅极驱动器的SSA端口。
2.根据权利要求1所述的基于GaN器件并联的驱动电路,其特征在于:还包括多个开通电阻,所述开通电阻串联在第一铁氧体磁珠和栅极驱动器的GDA端口之间。
3.根据权利要求1所述的基于GaN器件并联的驱动电路,其特征在于:还包括多个栅极关断电阻,所述关断电阻的一端连接第一铁氧体磁珠的另一端,所述关断电阻的另一端连接栅极驱动器的GSA端口。
4.根据权利要求3所述的基于GaN器件并联的驱动电路,其特征在于:所述关断电阻与第一铁氧体磁珠之间串联有普通二极管,所述普通二极管的正极连接第一铁氧体磁珠的另一端,所述普通二极管的负极连接关断电阻。
5.根据权利要求1所述的基于GaN器件并联的驱动电路,其特征在于:所述第一铁氧体磁珠的另一端和第二铁氧体磁珠的另一端之间串联有正向稳压管和负向稳压管,所述正向稳压管的正极与第一铁氧体磁珠的另一端连接,所述正向稳压管的负极与负向稳压管的负极连接,所述负向稳压管的正极与第二铁氧体磁珠的另一端连接。
6.根据权利要求5所述的基于GaN器件并联的驱动电路,其特征在于:所述正向稳压管选择150Mw/5.1V~6.2V二极管,所述负向稳压管选择选择150Mw/9.1V。
7.一种基于GaN器件并联的驱动电路的布局结构,基于权利要求1-6任一项所述的GaN器件并联的驱动电路,其特征在于:将所述栅极驱动器靠近GaNMOS管的栅极设置。
8.根据权利要求7所述的基于GaN器件并联的驱动电路的布局结构,其特征在于:所述GaNMOS管的功率回路远离栅极回路设置,每个所述GaNMOS管的功率回路在PCB上对称布局。
9.根据权利要求7所述的基于GaN器件并联的驱动电路的布局结构,其特征在于:所述栅极驱动器的GND与GaNMOS管源极的GND单独设置。
10.一种基于GaN器件的设备,其特征在于:包括权利要求1-6任一项所述的基于GaN器件并联的驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220189459.0U CN216959656U (zh) | 2022-01-24 | 2022-01-24 | 基于GaN器件并联的驱动电路、布局结构及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220189459.0U CN216959656U (zh) | 2022-01-24 | 2022-01-24 | 基于GaN器件并联的驱动电路、布局结构及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216959656U true CN216959656U (zh) | 2022-07-12 |
Family
ID=82316186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220189459.0U Active CN216959656U (zh) | 2022-01-24 | 2022-01-24 | 基于GaN器件并联的驱动电路、布局结构及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216959656U (zh) |
-
2022
- 2022-01-24 CN CN202220189459.0U patent/CN216959656U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11095280B2 (en) | Efficient IGBT switching | |
US8723591B2 (en) | Method for driving IGBT | |
CN114465458A (zh) | 基于GaN器件并联的驱动电路、布局方法及设备 | |
KR20210122233A (ko) | 가변 출력 임피던스 rf 발생기 | |
US10630166B2 (en) | Circuit and switching power supply and liquid crystal display driving circuit | |
EP3376653A1 (en) | Over voltage protection of a switching converter | |
CN111211762A (zh) | 一种高开通性能的SiC MOSFET驱动电路 | |
KR20120030411A (ko) | 증가형 및 공핍형 광대역 반도체 jfet용 게이트 드라이버 | |
CN102143821B (zh) | 放电加工机用电源装置 | |
KR20150140304A (ko) | 정류 셀 및 그 보상 회로 | |
US10530265B2 (en) | Apparatus having a DC-DC converter | |
US20140240007A1 (en) | Drive Circuit For Power Transistor | |
CN109067228A (zh) | 一种基于氮化镓功率器件的驱动器及印刷电路布局 | |
US7660094B2 (en) | Inverter circuit | |
US9344006B2 (en) | Driving circuit for a transistor | |
CN115459755A (zh) | 一种电压和电阻可变的栅极驱动电路 | |
JP2015046654A (ja) | 駆動回路および半導体装置 | |
CN216959656U (zh) | 基于GaN器件并联的驱动电路、布局结构及设备 | |
CN110768517B (zh) | 抑制场效应晶体管开关振荡的控制方法及其二阶模型 | |
Jagannathan et al. | Impacts of package, layout and freewheeling diode on switching characteristics of Super Junction MOSFET in automotive DC-DC applications | |
JP2021044996A (ja) | 電力変換装置、鉄道車両電気システム | |
CN111989851B (zh) | 一种电源电路及装置 | |
CN112054791B (zh) | 混合驱动电路 | |
CN220234482U (zh) | 一种自举式sic负压驱动电路 | |
US20230179098A1 (en) | Driving circuit of power devices, switching circuit and power conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |