CN216958023U - 挠性嵌埋封装基板 - Google Patents

Abstract

本实用新型公开了一种挠性嵌埋封装基板，包括挠性绝缘层、第一绝缘层、第一线路层和第一电子元器件，挠性绝缘层设置有至少一个第一区域和至少两个第二区域，第一区域位于相邻的第二区域之间，第一绝缘层覆盖且连接于挠性绝缘层，第一绝缘层上设置有对应于第一区域的开窗位，第一线路层设置在挠性绝缘层上，且封装在第一绝缘层内，第一电子元器件位于第二区域内，并贴装在第一线路层上，且封装在第一绝缘层内。挠性绝缘层具有可弯折性，使相邻的两个第二区域能够相对弯折，从而实现立体封装，减少平面的占用面积，有利于提高集成密度。

Description

挠性嵌埋封装基板

技术领域

本实用新型涉及半导体封装技术领域，特别涉及一种挠性嵌埋封装基板。

背景技术

相关封装技术中，应用比较广泛的封装方式主要有引线键合(Wire Bonding)封装和倒装(Flip Chip)封装。不管是引线键合封装还是倒装封装，都需要将芯片等元器件通过平铺的方式贴装在刚性基板表面，然后进行封装。这些封装方式需要占用较大的平面面积，以实现芯片或其他元器件的贴装。在集成度要求越来越高的形势下，有必要提出一种可以提高集成密度的封装基板。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种挠性嵌埋封装基板，能够提高集成密度。

根据本实用新型实施例的挠性嵌埋封装基板，包括挠性绝缘层，设置有至少一个第一区域和至少两个第二区域，所述第一区域位于相邻的所述第二区域之间；第一绝缘层，覆盖且连接于所述挠性绝缘层，所述第一绝缘层上设置有对应于所述第一区域的开窗位；第一线路层，设置在所述挠性绝缘层上，且封装在所述第一绝缘层内；第一电子元器件，位于所述第二区域内，并贴装在所述第一线路层上，且封装在所述第一绝缘层内。

根据本实用新型实施例的挠性嵌埋封装基板，至少具有如下有益效果：

挠性绝缘层具有可弯折性，在挠性绝缘层上设置用于封装第一线路层和第一电子元器件的第一绝缘层，可以实现第一电子元器件的嵌埋封装，有利于提高集成密度，第一绝缘层设置有对应于第一区域的开窗位，保留第一区域的可弯折性，使相邻的两个第二区域能够相对弯折，从而实现立体封装，减少平面的占用面积，有利于进一步提高集成密度。

根据本实用新型的一些实施例，所述第一线路层上设置有第一层间导通结构，所述第一层间导通结构封装在所述第一绝缘层内。

根据本实用新型的一些实施例，所述第一绝缘层上且对应于所述第二区域的位置设置有至少一层增层，所述增层通过所述第一层间导通结构与所述第一线路层连接。

根据本实用新型的一些实施例，所述增层包括第二线路层，所述第二线路层通过所述第一层间导通结构与所述第一线路层连接。

根据本实用新型的一些实施例，所述增层包括N层绝缘层、M层线路层和N层层间导通结构，第i线路层和第i层间导通结构均封装于第i绝缘层内，N、M均为大于1的整数，i∈(1，N+1]。

根据本实用新型的一些实施例，挠性嵌埋封装基板还包括第K电子元器件，所述第K电子元器件封装在第i绝缘层内，且贴装在第i线路层上，1<K≤N+1，且K为整数。

根据本实用新型的一些实施例，至少两个所述第二区域内的所述增层的数量不相等。

根据本实用新型的一些实施例，所述第一线路层分布在所述第一区域和所述第二区域内，所述第一线路层上且对应于所述第一区域的位置设置有第一保护层。

根据本实用新型的一些实施例，所述至少两个第二区域在同一方向上线性排布。

根据本实用新型的一些实施例，所述第二区域的数量为六个，六个所述第二区域呈立方体展开排布，或者，六个所述第二区域呈长方体展开排布。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型实施例的挠性嵌埋封装基板的示意图之一；

图2为本实用新型实施例的挠性嵌埋封装基板的示意图之二；

图3为本实用新型实施例的挠性嵌埋封装基板的示意图之三；

图4为本实用新型实施例的挠性嵌埋封装基板的示意图之四；

图5为本实用新型实施例的挠性嵌埋封装基板的示意图之五；

图6为图5示出的挠性嵌埋封装基板弯折后的示意图；

图7为本实用新型实施例的挠性嵌埋封装基板的俯视示意图之一；

图8为图7示出的挠性嵌埋封装基板弯折后的示意图；

图9为本实用新型实施例的挠性嵌埋封装基板的俯视示意图之二；

图10为图9示出的挠性嵌埋封装基板弯折后的示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，“若干”的含义是一个或者多个，“多个”的含义是两个以上，大于、小于、超过等理解为不包括本数，“以上”、“以下”、“以内”等理解为包括本数。如果有描述到“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本实用新型的描述中，除非另有明确的限定，“设置”、“连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。

请参照图1，本实施例公开了一种挠性嵌埋封装基板，包括挠性绝缘层100、第一绝缘层200、第一线路层300和第一电子元器件400，挠性绝缘层100设置有至少一个第一区域101和至少两个第二区域102，第一区域101位于相邻的第二区域102之间，第一绝缘层200覆盖且连接于挠性绝缘层100，第一绝缘层200上设置有对应于第一区域101的开窗位，第一线路层300设置在挠性绝缘层100上，且封装在第一绝缘层200内，第一电子元器件400位于第二区域102内，并贴装在第一线路层300上，且封装在第一绝缘层200内。需要说明的是，本实施例的第一绝缘层200可以采用常规的绝缘介质材料通过层压的方式形成，第一绝缘层200成型后，使第二区域102成为硬板区，由于第一绝缘层200上设置有对应于第一区域101的开窗位，避免绝缘介质材料覆盖于第一区域101，从而保留第一区域101的可弯折性。本实施例的第一电子元器件400以及后续涉及的第K电子元器件均可以是主动器件，也可以是被动器件。第一线路层300与挠性绝缘层100之间可以设置种子层301，以增强第一线路层300与挠性绝缘层100之间的结合力。

挠性绝缘层100具有可弯折性，在挠性绝缘层100上设置用于封装第一线路层300和第一电子元器件400的第一绝缘层200，可以实现第一电子元器件400的嵌埋封装，有利于提高集成密度，第一绝缘层200设置有对应于第一区域101的开窗位，用以保留第一区域101的可弯折性，使相邻的两个第二区域102能够相对弯折，从而实现立体封装，减少平面的占用面积，有利于进一步提高集成密度。

请参照图2，在一些应用示例中，第一线路层300上设置有第一层间导通结构500，第一层间导通结构500封装在第一绝缘层200内。其中，第一层间导通结构500可以是电镀通孔和铜柱中的至少之一，第一层间导通结构500用于实现第一线路层300与其它线路层之间的信号传输。需要说明的是，当第一层间导通结构500采用电镀通孔时，本实施例的加工过程包括在挠性绝缘层100上制作第一线路层300、在第一线路层300上贴装第一电子元器件400、层压形成第一绝缘层200、在第一绝缘层200上钻孔以及孔电镀，从而形成电镀通孔；当第一层间导通结构500采用铜柱时，本实施例的加工过程包括在挠性绝缘层100上制作第一线路层300、在第一线路层300上制作铜柱、在第一线路层300上贴装第一电子元器件400以及层压形成第一绝缘层200。

请参照图2、图3或图4，在一些应用示例中，第一绝缘层200上且对应于第二区域102的位置设置有至少一层增层600，增层600通过第一层间导通结构500与第一线路层300连接，如此，可以充分利用立体空间进行封装，有利于提高集成密度。

例如，请参照图2，增层600包括第二线路层，第二线路层通过第一层间导通结构500与第一线路层300连接。第二线路层作为外层线路，在使用时，可以在外层线路上加工锡球，用以贴装在外部的PCB上。应当想到的是，在外层线路上可以设置阻焊层，用以对外层线路进行保护。

又例如，请参照图3或图4，增层600包括N层绝缘层、M层线路层和N层层间导通结构，第i线路层和第i层间导通结构均封装于第i绝缘层内，N、M均为大于1的整数，i∈(1，N+1]。

具体的，请参照图3，增层600包括一层绝缘层、两层线路层和一层层间导通结构，两层线路层分别为第二线路层和第三线路层，第二线路层和第二层间导通结构均封装于第二绝缘层内，第三线路层设置在第二绝缘层上，且通过第二层间导通结构与第二线路层连接。

在一些应用示例中，挠性嵌埋封装基板还包括第K电子元器件，第K电子元器件封装在第i绝缘层内，且贴装在第i线路层上，1<K≤N+1，且K为整数。具体的，请继续参照图3，第二电子元器件封装在第二绝缘层内，且贴装于第二线路层上。需要说明的是，第二电子元器件的数量可以是一个或多个，多个第二电子元器件可以分布在不同的第二区域102内，也可以设置在同一个第二区域102内。

请参照图5，根据实际应用的不同，至少两个第二区域102内的增层600的数量不相等。例如，图5中示出了两个第二区域102，两个第二区域102分别为位于图示左侧的第二区域I和位于图示右侧的第二区域II，其中，第二区域I的增层600数量为三层，第二区域II的增层600数量为一层。如此，可以根据实际需要设计不同的增层600数量，有利于提高设计的灵活性。

需要说明的是，第一线路层300分布在第一区域101和第二区域102内，设置在第一区域101内的线路可以连接相邻两个第二区域102内的线路，从而实现多个第二区域102之间的信号传输，请参照图5，第一线路层300上且对应于第一区域101的位置设置有第一保护层302，有利于对第一区域101内的第一线路层300进行保护，其中图6示出了本实施例的封装基板弯折后结构。需要说明的是，第一保护层302可以采用覆盖膜，覆盖膜可以在层压第一绝缘层200后进行开窗贴附。

在一些应用示例中，至少两个第二区域102在同一方向上线性排布。例如，请参照图7和图8，第二区域102的数量为三个，三个第二区域102在Y方向上线性排布，第一区域101设置在相邻两个第二区域102之间。如此，可以将成型后的封装基板进行折叠，折叠后的封装基板可以通过锡球贴装在PCB板010上，从而实现在Z方向上的高密度集成，充分利用Z方向上的空间。

在一些应用示例中，请参照图9和图10，第二区域102的数量为六个，六个第二区域102呈立方体展开排布，或者，六个第二区域102呈长方体展开排布。需要说明的是，本实施的立方体展开是指将立方体展开成平面结构后的形状，同样，长方体展开是指将长方体展开成平面结构后的形状。图9中仅以立方体的其中一种展开方式作为示例，应当想到的是，立方体或长方体的展开结构具有多种，本实施例不一一列举。本实施例的封装基板在成型后，可以弯折成型为立方体或长方体，可以满足不同场景的应用需求，例如，将锡球设置在立方体的侧壁，从而实现侧壁焊装。

上面结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (10)

1.一种挠性嵌埋封装基板，其特征在于，包括：

挠性绝缘层(100)，设置有至少一个第一区域(101)和至少两个第二区域(102)，所述第一区域(101)位于相邻的所述第二区域(102)之间；

第一绝缘层(200)，覆盖且连接于所述挠性绝缘层(100)，所述第一绝缘层(200)上设置有对应于所述第一区域(101)的开窗位

第一线路层(300)，设置在所述挠性绝缘层(100)上，且封装在所述第一绝缘层(200)内；

第一电子元器件(400)，位于所述第二区域(102)内，并贴装在所述第一线路层(300)上，且封装在所述第一绝缘层(200)内。

2.根据权利要求1所述的挠性嵌埋封装基板，其特征在于，所述第一线路层(300)上设置有第一层间导通结构(500)，所述第一层间导通结构(500)封装在所述第一绝缘层(200)内。

3.根据权利要求2所述的挠性嵌埋封装基板，其特征在于，所述第一绝缘层(200)上且对应于所述第二区域(102)的位置设置有至少一层增层(600)，所述增层(600)通过所述第一层间导通结构(500)与所述第一线路层(300)连接。

4.根据权利要求3所述的挠性嵌埋封装基板，其特征在于，所述增层(600)包括第二线路层，所述第二线路层通过所述第一层间导通结构(500)与所述第一线路层(300)连接。

5.根据权利要求3所述的挠性嵌埋封装基板，其特征在于，所述增层(600)包括N层绝缘层、M层线路层和N层层间导通结构，第i线路层和第i层间导通结构均封装于第i绝缘层内，N、M均为大于1的整数，i∈(1，N+1]。

6.根据权利要求5所述的挠性嵌埋封装基板，其特征在于，还包括第K电子元器件，所述第K电子元器件封装在第i绝缘层内，且贴装在第i线路层上，1<K≤N+1，且K为整数。

7.根据权利要求3至6任意一项所述的挠性嵌埋封装基板，其特征在于，至少两个所述第二区域(102)内的所述增层(600)的数量不相等。

8.根据权利要求1至6任意一项所述的挠性嵌埋封装基板，其特征在于，所述第一线路层(300)分布在所述第一区域(101)和所述第二区域(102)内，所述第一线路层(300)上且对应于所述第一区域(101)的位置设置有第一保护层(302)。

9.根据权利要求1至6任意一项所述的挠性嵌埋封装基板，其特征在于，所述至少两个第二区域(102)在同一方向上线性排布。

10.根据权利要求1至6任意一项所述的挠性嵌埋封装基板，其特征在于，所述第二区域(102)的数量为六个，六个所述第二区域(102)呈立方体展开排布，或者，六个所述第二区域(102)呈长方体展开排布。

Images