CN216905091U - 一种基于srio接口的机载视频数据压缩处理单元 - Google Patents

Abstract

一种基于SRIO接口的机载视频数据压缩处理单元，包括：FPGA控制模块，包括SRIO高速通讯接口模块、视频采集模块、第一内部接口和第二内部接口；视频处理模块，包括视频输入处理模块、视频压缩编码模块、视频输入处理模块；视频输入接口；SRIO接口。解决了传统的视频数据压缩处理单元压缩延时较大，支持压缩通道数较少，压缩能力低下,大数据无法共享的问题。同时搭配SRIO高速接口，使得该单元与其他单元之间视频数据得以实时共享，系统工作也更加灵活，在此框架下可根据工作需要，满足不同的需求。

Description

一种基于SRIO接口的机载视频数据压缩处理单元

技术领域

本说明书涉及视频数据处理技术领域，具体涉及一种基于SRIO接口的机载视频数据压缩处理单元。

背景技术

为了适应当前飞机察打一体化作战的需求，导致机载视频处理功能繁多，根据功能要求，机载视频处理功能包括了视频数据存储单元、目标识别单元、视频数据压缩处理单元等基本的视频处理单元。视频数据存储单元主要对飞行过程中的视频数据进行保存，便于后续仔细查看分析；目标识别单元是对特定目标进行目标识别，并做出相应的指挥动作；视频数据压缩处理单元是对视频数据进行压缩编码，减小视频数据量，便于实时下传播放。

视频数据压缩处理单元具体需要完成视频数据信号的转换、视频裁剪、拼接、编码、码流封装、视频数据输出等功能。同时为了保证视频数据压缩处理单元与其他单元间的数据能够快速实时的交互共享，视频数据压缩处理单元与其他单元间需要搭建快速通信的接口。

传统的视频数据压缩处理单元压缩延时较大，支持压缩通道数较少，压缩能力低下，且因为与其他单元之间无高速接口通信，无法实时传输视频的原始数据，因此不能压缩其他单元过来的视频原始数据，只能压缩本单元的视频数据，且本单元的原始数据也不能供其他单元使用，因此视频数据压缩处理单元与其他单元之间无法共享原始数据，视频数据利用率低，只能增加摄像头的方式来完成预定的目标，这直接导致整个系统负载过大。

实用新型内容

有鉴于此，本说明书实施例提供一种基于SRIO接口的机载视频数据压缩处理单元，以解决传统的视频数据压缩处理单元支持压缩通道数较少、压缩能力低下、无法压缩其他单元的视频原始数据的问题。

基于SRIO接口的机载视频数据压缩处理单元包括：

FPGA控制模块，包括SRIO高速通讯接口模块、视频采集模块、第一内部接口和第二内部接口，视频采集模块通过第一内部接口输出视频数据，SRIO高速通讯接口模块通过第二内部接口双向传输视频数据；

视频处理模块，包括视频输入处理模块、视频压缩编码模块、视频输入处理模块通过第一内部接口接收视频数据，视频输入处理模块通过第二内部接口双向传输视频数据，视频压缩编码模块接收视频输入处理模块的视频数据，并且视频压缩编码模块通过第二内部接口双向传输视频数据；

视频输入接口，和外部视频采集设备连接并能够向视频采集模块输出视频数据；

SRIO接口，和外部处理单元连接并能够与SRIO高速通讯接口模块双向传输视频数据。

进一步地，SRIO接口为多路。

进一步地，SRIO高速通讯接口模块与每路SRIO接口的链接速率均为5Gbps至125Gbps。

进一步地，视频输入接口为多路SDI接口。

进一步地，第一内部接口为LVDS接口。

进一步地，第二内部接口为PCIE接口。

进一步地，外部处理单元包括目标识别单元和视频数据存储单元。

进一步地，外部视频采集设备包括SDI摄像头。

与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：

解决了传统的视频数据压缩处理单元压缩延时较大，支持压缩通道数较少，压缩能力低下,大数据无法共享的问题。同时搭配SRIO高速接口，使得该单元与其他单元之间视频数据得以实时共享，系统工作也更加灵活，在此框架下可根据工作需要，满足不同的需求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本实用新型的系统结构图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。

还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践方面。

FPGA(Field Programmable Gate Array)现场可编程逻辑门阵列。芯片基于可编程器件(PAL、GAL)发展而来，是半定制化、可编程的集成电路。FPGA芯片的基本结构包括IOE(输入输出单元)、LAB(逻辑阵列块)以及Interconnect(内部连接线)。FPGA基本原理通过在芯片内集成大量数字电路基本门电路，存储器以及互连线资源，用户可通过对FPGA进行编程定义这些门电路功能以及模块之间的连线。FPGA具备可编程灵活性高、开发周期短以及并行计算效率高等特点，其最大特点是芯片具体功能在制造完成后由用户配置决定。SDI接口，数字分量串行接口。

SRIO是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS18372标准。SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的SRIO接口。SRIO包含一个3层结构的协议，即物理层、传输层、逻辑层。物理层定义电气特性、链路控制、低级错误管理、底层流控制数据；传输层定义包交换、路由和寻址机制；逻辑层定义总体协议和包格式。可以实现最低引脚数量，采用DMA传输，支持复杂的可扩展拓扑，多点传输；四种速度能满足不同应用需求，是未来十几年中嵌入式系统互联的最佳选择之一。

本系统的一个实施例中，FPGA控制模块采用了K7325T的架构。此架构包括SRIO高速通讯接口模块、视频采集模块、4路SDI接口、对外设置2路高速SRIO通信接口、PCIE内部接口、LVDS内部接口。其中，视频采集模块，支持输入分辨率支持1080P@30Hz、720P@60Hz，能采集4路SDI摄像头的视频数据，将SDI信号进行电路解码，经解码电路转换成数字视频信号YUV422格式。SRIO高速通讯接口模块通过2路SRIO接口将视频传输出去，提供目标识别单元和视频数据存储等单元使用，同时也可将目标识别单元和视频数据存储等单元的视频数据传输到本处理单元使用，同时SRIO高速通讯接口模块，与外部SRIO接口的链接速率为5Gbps。

视频处理模块采用专用的视频处理芯片HI3559AV100。HI3559AV100控制模块，包括视频输入处理模块、视频压缩编码模块、PCIE内部接口、LVDS内部接口。具有压缩延时小、压缩通道数多、压缩能力强等特点。视频压缩编码模块，将收到的YVU420SP格式的视频数据进行压缩编码，并输出编码后的TS流。视频输入处理模块，用于接收YVU420SP格式的视频数据，对视频数据进行缩放、裁剪、拼接、格式转换等处理。

需要对外部采集视频压缩并输出至其他单元时，K7325T控制模块中的视频采集模块将外部摄像头等采集的SDI信号进行电路解码，经解码电路转换成数字视频信号YUV422格式，通过LVDS内部接口将数字视频信号发送给视频处理芯片HI3559AV100。视频处理芯片HI3559AV100将接收到的YUV422的视频数据发送给视频处理芯片HI3559AV100的视频输入处理模块。视频输入处理模块，把从LVDS内部接口收到的YUV422的视频数据进行格式转换处理，将转换后的YVU420SP格式的视频数据通过PCIE内部接口传输给视频处理芯片HI3559AV100的视频压缩编码模块。视频压缩编码模块，将收到的YVU420SP格式的视频数据进行压缩编码，将编码后的TS流通过到PCIE内部接口输出到K7325T控制模块的SRIO高速通讯接口模块。SRIO高速通讯接口模块经由外部SRIO接口将压缩编码后的TS流输出到其他需要压缩视频数据的单元。

需要对外部采集视频直接输出至其他单元时，K7325T控制模块中的视频采集模块将外部摄像头等采集的SDI信号进行电路解码，经解码电路转换成数字视频信号YUV422格式，通过LVDS内部接口将数字视频信号发送给视频处理芯片HI3559AV100。视频处理芯片HI3559AV100将接收到的YUV422的视频数据发送给视频处理芯片HI3559AV100的视频输入处理模块。视频输入处理模块，把从LVDS内部接口收到的YUV422的视频数据进行格式转换处理，将转换后的YVU420SP格式的视频数据通过PCIE内部接口传输到K7325T控制模块的SRIO高速通讯接口模块。SRIO高速通讯接口模块经由外部SRIO接口将YVU420SP格式的视频数据输出到其他需要未压缩视频数据的单元。

需要对其他单元的视频数据进行压缩并发送回其他单元时，SRIO高速通讯接口模块，将从SRIO接口收到的YVU420SP格式的视频数据通过PCIE内部接口传输给视频处理芯片HI3559AV100的视频压缩编码模块。视频压缩编码模块，将收到的YVU420SP格式的视频数据进行压缩编码，将编码后的TS流通过到PCIE内部接口输出到K7325T控制模块的SRIO高速通讯接口模块。SRIO高速通讯接口模块经由外部SRIO接口将压缩编码后的TS流输出到其他需要压缩视频数据的工作单元。比如机载中的视频数据存储单元，该单元需要存储压缩后的视频数据。

需要对其他单元的视频数据进行处理并发送回其他单元时，SRIO高速通讯接口模块，将从SRIO接口收到的任意格式的视频数据通过PCIE内部接口传输给视频处理芯片HI3559AV100的视频输入处理模块。视频压缩编码模块，将收到的YVU420SP格式的视频数据进行压缩编码，将YVU420SP格式的视频数据通过到PCIE内部接口输出到K7325T控制模块的SRIO高速通讯接口模块。SRIO高速通讯接口模块经由外部SRIO接口将YVU420SP格式的视频数据输出到其他需要视频数据的工作单元。比如机载中的目标识别单元，该单元需要原始视频数据才能进行目标识别工作。

本实施例支持4路1080P@30Hz或720P@60Hz的SDI视频输入，4路同时压缩编码最大延时小于10ms；同时能够通过SRIO高速接口将本处理单元的视频编码数据与采集的视频原始数据实时发送出去；也能够通过SRIO高速接口实时接收外部单元的原始视频数据，实现外部单元视频数据的编码功能。同时搭配SRIO高速接口，使得该单元与其他单元之间视频数据得以实时共享，处理单元工作也更加灵活，在此框架下可根据工作需要，开发不同的工作功能。

本处理单元的另一个实施例中，根据不同应用场景对视频的实际需要，FPGA控制模块还可采用包括8路SDI接口，能采集8路SDI摄像头的视频数据，对外设置4路SRIO接口通信接口，能和4个外部单元相互传输视频数据的架构。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例侧重说明的都是与其他实施例的不同之处。尤其，对于后面说明的方法实施例而言，由于其与处理单元是对应的，描述比较简单，相关之处参见处理单元实施例的部分说明即可。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种基于SRIO接口的机载视频数据压缩处理单元，其特征在于，包括：

FPGA控制模块，包括SRIO高速通讯接口模块、视频采集模块、第一内部接口和第二内部接口，所述视频采集模块通过所述第一内部接口输出视频数据，所述SRIO高速通讯接口模块通过所述第二内部接口双向传输视频数据；

视频处理模块，包括视频输入处理模块、视频压缩编码模块、所述视频输入处理模块通过所述第一内部接口接收视频数据，所述视频输入处理模块通过所述第二内部接口双向传输视频数据，所述视频压缩编码模块接收所述视频输入处理模块的视频数据，并且所述视频压缩编码模块通过所述第二内部接口双向传输视频数据；

视频输入接口，和外部视频采集设备连接并能够向所述视频采集模块输出视频数据；

SRIO接口，和外部处理单元连接并能够与所述SRIO高速通讯接口模块双向传输视频数据。

2.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述SRIO接口为多路。

3.根据权利要求2所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述SRIO高速通讯接口模块与每路所述SRIO接口的链接速率均为5Gbps至125Gbps。

4.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述视频输入接口为多路SDI接口。

5.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述第一内部接口为LVDS接口。

6.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述第二内部接口为PCIE接口。

7.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，所述外部处理单元包括目标识别单元和视频数据存储单元。

8.根据权利要求1所述的基于SRIO接口的机载视频数据压缩处理单元，其特征在于，外部视频采集设备包括SDI摄像头。

Images