CN216902934U - 一种芯片 - Google Patents
一种芯片 Download PDFInfo
- Publication number
- CN216902934U CN216902934U CN202220582408.4U CN202220582408U CN216902934U CN 216902934 U CN216902934 U CN 216902934U CN 202220582408 U CN202220582408 U CN 202220582408U CN 216902934 U CN216902934 U CN 216902934U
- Authority
- CN
- China
- Prior art keywords
- substrate
- via hole
- micro
- metal
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请的实施例公开了一种芯片,涉及芯片技术领域,为便于减少有机基板的层数,降低有机基本的成本而发明。所述芯片包括:至少两个微凸点焊球包括第一微凸点焊球和第二微凸点焊球;第一基板具有第一金属线、第二金属线和第三金属线;第一金属线的线宽小于预定阈值,第二金属线的线宽和第三金属线的线宽大于所述预定阈值;第一金属线分别与至少两个微凸点焊球中的两个微凸点焊球相连;第一基板中、远离晶粒的一侧具有第一过孔和第二过孔,第一过孔和第二过孔之间的距离大于第一微凸点焊球和第二微凸点焊球之间的距离;第二金属线分别与第一微凸点焊球和第一过孔相连;第三金属线分别与第二微凸点焊球和第二过孔相连。本申请适用于处理数据。
Description
技术领域
本申请涉及芯片技术领域,尤其涉及一种芯片。
背景技术
随着芯片技术的发展,芯片需要与主板上的部件互联信号增多,为满足主板设计加工需求,需对芯片中晶粒上的微凸点焊球进行节距放大,现有技术中,通过有机基板实现微凸点焊球节距的放大,而由于微凸点焊球节距较小,在这样的情况下,通过有机基板放大微凸点焊球节距,势必导致有机基板的层数增多,而有机基板层数的增多,导致有机基板的成本急剧升高。
实用新型内容
有鉴于此,本申请实施例提供一种芯片,便于减少有机基板的层数,降低有机基本的成本。
第一方面,本申请实施例提供一种芯片,包括:晶粒和第一基板;在所述晶粒上设有至少两个微凸点焊球,所述至少两个微凸点焊球包括第一微凸点焊球和第二微凸点焊球;所述第一基板具有第一金属线、第二金属线和第三金属线;所述第一金属线的线宽小于预定阈值,所述第二金属线的线宽和所述第三金属线的线宽大于所述预定阈值;所述第一基板为无机基板;所述第一金属线分别与所述至少两个微凸点焊球中的两个微凸点焊球相连;所述第一基板中、远离所述晶粒的一侧具有第一过孔和第二过孔,所述第一过孔和所述第二过孔之间的距离大于所述第一微凸点焊球和所述第二微凸点焊球之间的距离;所述第二金属线分别与所述第一微凸点焊球和所述第一过孔相连;所述第三金属线分别与所述第二微凸点焊球和所述第二过孔相连。
根据本申请实施例的一种具体实现方式,还包括第二基板;所述第二基板为有机基板或印刷电路板,在所述第二基板具有线宽大于所述第二金属线或所述第三金属线的第四金属线和第五金属线;在所述第二基板靠近所述晶粒的一侧设有第三过孔和第四过孔,远离所述晶粒的一侧设有第五过孔和第六过孔,所述第五过孔和所述第六过孔之间的距离大于所述第一过孔和所述第二过孔之间的距离;所述第一过孔通过第一中间焊球与所述第三过孔相连,所述第二过孔通过第二中间焊球与所述第四过孔相连;所述第三过孔通过所述第四金属线与所述第五过孔相连,所述第四过孔通过所述第五金属线与所述第六过孔相连。
根据本申请实施例的一种具体实现方式,所述第二基板为有机基板;所述芯片还包括印刷电路板,所述印刷电路板具有线宽大于所述第四金属线或所述第五金属线的第六金属线和第七金属线;在所述印刷电路板靠近所述晶粒的一侧设有第七过孔和第八过孔,远离所述晶粒的一侧设有第九过孔和第十过孔,所述第九过孔和所述第十过孔之间的距离大于所述第五过孔和所述第六过孔之间的距离;所述第五过孔通过第三中间焊球与所述第七过孔相连,所述第六过孔通过第四中间焊球与所述第八过孔相连;所述第七过孔通过所述第六金属线与所述第九过孔相连,所述第八过孔通过所述第七金属线与所述第十过孔相连。
根据本申请实施例的一种具体实现方式,所述至少两个微凸点焊球还包括另外六个微凸点焊球;所述第一微凸点焊球、所述第二微凸点焊球和所述另外六个微凸点焊球为与一个字节对应的、依次相邻的微凸点焊球;所述第一基板还具有另外六条金属线,所述第一金属线、所述第二金属线和所述另外六条金属线处于所述第一基板的同一层,且依次相隔预设距离平行设置;所述第一微凸点焊球、所述第二微凸点焊球和所述另外六个微凸点焊球,依次与所述第一金属线、所述第二金属线和所述另外六条金属线一一对应相连;所述第一基板中、远离所述晶粒的一侧还具有另外六个过孔,所述第一过孔、所述第二过孔和所述另外六个过孔为依次相邻的过孔,且依次与所述第一金属线、所述第二金属线和所述另外六条金属线一一对应相连;所述第二过孔和所述另外六个过孔中任意相邻的两个过孔之间的距离,大于所述第二微凸点焊球和所述另外六个微凸点焊球中、与所述任意相邻的两个过孔对应的两个微凸点焊球之间的距离。
根据本申请实施例的一种具体实现方式,所述无机基板为硅基板或玻璃基板。
根据本申请实施例的一种具体实现方式,所述有机基板为树脂基板。
根据本申请实施例的一种具体实现方式,还包括去耦电容,所述去耦电容设于所述第一基板、所述第二基板或所述印刷电路板上,所述去耦电容的一端与所述第一基板、所述第二基板或印刷电路板中的电源层相连,另一端与所述第一基板、所述第二基板或所述印刷电路板中的地层相连。
根据本申请实施例的一种具体实现方式,还包括金属罩,所述金属罩罩设于所述第二基板靠近所述晶粒的一侧;或者,还包括金属环,所述金属环压设于所述第二基板靠近所述晶粒的一侧。
根据本申请实施例的一种具体实现方式,所述第二基板为有机基板,所述芯片还包括所述印刷电路板;所述金属罩内沿所述金属罩圆周方向设有凸台;所述金属罩的开口端设于所述印刷电路板靠近所述晶粒的一侧,所述凸台与所述第二基板靠近所述晶粒的一侧相抵。
根据本申请实施例的一种具体实现方式,所述金属罩的封闭端与所述晶粒远离所述第一基板的一侧通过导热散热材料相连。
本实施例的芯片,第一基板具有线宽小于预定阈值的第一金属线,以及线宽和第三金属线的线宽大于所述预定阈值的第二金属线和第三金属线,第一金属线分别与至少两个微凸点焊球中的两个微凸点焊球相连,实现两个微凸点焊球之间的信号传递,第二金属线分别与晶粒上的第一微凸点焊球和第一过孔相连,第三金属线分别与晶粒上的第二微凸点焊球和第二过孔相连,而第一过孔和第二过孔之间的距离大于第一微凸点焊球和第二微凸点焊球之间的距离,从而实现对第一微凸点焊球和第二微凸点焊球节距的放大,由于第一过孔和第二过孔之间的距离变大,在此基础上,为了实现各个微凸点焊球对应的信号的扇出,满足主板设计加工的要求,可以减少有机基板的层数,甚至可以选择成本更低(线宽较有机基板中的线宽更大)的其它基板,也就是说,通过本实施例的实施,便于减少有机基板的层数或者不使用有机基板,从而降低芯片中有机基本的成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请一实施例提供的芯片的结构示意图;
图2为本申请又一实施例的俯视图;
图3为本申请又一实施例提供的芯片的结构示意图;
图4为本申请再一实施例提供的芯片的结构示意图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
如背景技术所言,CPU/GPU等高端芯片均采用高端树脂基板,该树脂基板叠层通常为N2N,第一个N为核心(core)层之上的N层表面积层(build up金属层),2为core层金属层,第二个N为core层之下的build up金属层,金属层用于走线,build up金属层用激光孔连接,core金属层通过机械孔连接,其作用如下:
60um激光孔,最细12um走线,支持130um节距(pitch)(与晶粒的微凸点节距(bumppitch)一致),将信号焊球(微凸点焊球)连接到不同的层进行扇出,能够使芯片信号扇出(fan out)后对pitch进行放大;针对目前130um pitch,12um线,每层只能出前3-4排信号,后排的信号需要激光孔连接至其余层进行引出。
Core层之上Build up金属层,通过激光孔,12um走线,将所有信号在core层之上完成扇出后,才能将晶粒下的微凸点焊球的130um的pitch放大至300-350um,才能将通过core层机械孔引出至焊球,连接至主板。
Core层,起支撑build up层作用。
机械孔,150-200um,支持300-350um pitch;由于core层厚度较大,所以无法采用孔径较小的激光孔,必须采用孔径较大的机械孔,所以无法支持130um pitch,所以一旦遇到机械孔,则其下面精细工艺失去意义。
所以core层以下的build up layer虽然也支持12um走线,但实际中从来不用,因为已经没有130um pitch的区域了,不需要12um走线了;实际上core以下的build up layer主要是起对称作用。
随着CPU/GPU等高端芯片的发展,一方面芯片核数增加,导致高端树脂基板的面积不断增加,一方面芯片的内存及串行设备互联信号增加,导致高端树脂基板的层数不断增加,例如由最初424逐步增加到929,由此带来高端树脂基板的良率不断下降,成本不能提升,产能不断紧张。
为解决上述问题,本申请提供一种芯片,能够减少树脂基板的层数,减小树脂基板的面积,降低树脂基板的成本。
为使本领域技术人员更好地理解本申请实施例的技术构思、实施方案和有益效果,下面通过具体实施例进行详细说明。
本申请一实施例提供的一种芯片,包括:晶粒和第一基板;在晶粒上设有至少两个微凸点焊球,至少两个微凸点焊球包括第一微凸点焊球和第二微凸点焊球;第一基板具有第一金属线、第二金属线和第三金属线;第一金属线的线宽小于预定阈值,第二金属线的线宽和第三金属线的线宽大于预定阈值;第一基板为无机基板;第一金属线分别与至少两个微凸点焊球中的两个微凸点焊球相连;第一基板中、远离晶粒的一侧具有第一过孔和第二过孔,第一过孔和第二过孔之间的距离大于第一微凸点焊球和第二微凸点焊球之间的距离;第二金属线分别与第一微凸点焊球和第一过孔相连;第三金属线分别与第二微凸点焊球和第二过孔相连,便于减少有机基板的层数,进而降低有机基本的成本。
图1为本申请一实施例提供的芯片的结构示意图,图2为本申请又一实施例的俯视图,如图1和图2所示,本实施例的芯片,可以包括:晶粒1和第一基板2;在晶粒1上设有至少两个微凸点焊球3,至少两个微凸点焊球3包括第一微凸点焊球30和第二微凸点焊球32;第一基板2具有第一金属线20、第二金属线22和第三金属线24;第一金属线20的线宽小于预定阈值,第二金属线22的线宽和第三金属线24的线宽大于预定阈值;第一基板2为无机基板;第一金属线20分别与至少两个微凸点焊球中的两个微凸点焊球相连;第一基板2中、远离晶粒1的一侧具有第一过孔26和第二过孔28,第一过孔26和第二过孔28之间的距离大于第一微凸点焊球30和第二微凸点焊球32之间的距离;第二金属线22分别与第一微凸点焊球30和第一过孔26相连;第三金属线24分别与第二微凸点焊球32和第二过孔28相连。
晶粒1又称die,可在晶圆上加工制作成各种电路元件结构,芯片对应的电路元件结构可包括处理器核心、内存控制器等对应的电路结构;晶粒1上的电路结构的电路接口通过微凸点焊球与晶粒1的外部器件连接。晶粒1的数量可为一个,也可为多个,在晶粒1数量为多个的情况下,各个晶粒1的尺寸可相同,也可不同。
微凸点焊球可为通过bump工艺加工的直径较小的金属凸点,故也可将微凸点焊球称为ubump。
加工厂生产的晶粒1为裸片,由于裸片极易受外部环境的温度、杂质和物理作用力的影响,很容易遭到破坏,所以这种裸片不能直接应用于实际电路当中,在实际使用时,需将晶粒1封装在一个载体上。第一基板2可以作为是封装晶粒的载体,基板可为一层基板,也可为多层基板。
第一基板2可为无机基板,在一些例子中,无机基板可为硅基板,在又一个例子中,无机基板可为玻璃基板。
第一基板2具有的第一金属线20、第二金属线22和第三金属线24,可处于第一基板2的表面,也可处于第一基板2的层级中,进一步地,第一金属线20、第二金属线22和第三金属线24可以处于第一基板2的不同层,也可处于相同层。
本实施例中,第一金属线20的线宽小于预定阈值,第二金属线22的线宽和第三金属线24的线宽大于所述预定阈值,也就是说,第一基板2中存在至少两种线宽的金属线,第一金属线20的线宽小于第二金属线22的线宽,也小于第三金属线24的线宽。在一具体例子中,第一金属线20的线宽可为1-2um,第二金属线22或第三金属线24的线宽大于2um,具体可为2.5um、4.8um等等。对于晶粒1下的两个需要连接的微凸点焊球,采用线宽较小的第一金属线20连接;对于需要引出至主板的信号,可通过线宽较大的第二金属线22和第三金属线24连接,在一些例子中,需要引出至主板的信号可为引至主板上的内存和/或串行设备的信号。
本实施例中的线宽较小的第一金属线20分别与至少两个微凸点焊球中的两个微凸点焊球相连,在一些例子中,通过第一金属线20连接的两个微凸点焊球与同一个晶粒1对应,在另一些例子中,通过第一金属线20连接的两个微凸点焊球与不同的晶粒1对应。
在同一个晶粒1或不同晶粒1之间需短距离互联的情况下,在第一基板上采用小线宽短距离布线,以将两个微凸点焊球进行连接,从而能够大幅增加带宽,此外,能够降低连接功耗。
过孔(via),可分为通孔、盲孔和埋孔,可用于将第一基板2中不同层的金属线连接或者用于将基板中的金属线引出,以便于将金属线与第一基板2外的其它部件相连。
本实施例中,第一基板2中、远离所述晶粒1的一侧具有第一过孔26和第二过孔28,第一过孔26和第二过孔28之间的距离大于第一微凸点焊球30和第二微凸点焊球32之间的距离;其中,第一过孔26与第二金属线22相连,第二金属线22还与第一微凸点焊球30相连;第二过孔28与第三金属线24相连,第三金属线24还与第二微凸点焊球32相连。
在一些例子中,第一微凸点焊球30和第二微凸点焊球32的节距为40um左右,通过第一基板2,与第一微凸点焊球30相连的第一过孔26和与第二微凸点焊球32相连的第二过孔28的节距可为130um左右。
本实施例,第一基板2具有线宽小于预定阈值的第一金属线20,以及线宽和第三金属线24的线宽大于所述预定阈值的第二金属线22和第三金属线24,第一金属线20分别与至少两个微凸点焊球中的两个微凸点焊球相连,实现两个微凸点焊球之间的信号传递,第二金属线22分别与晶粒1上的第一微凸点焊球30和第一过孔26相连,第三金属线24分别与晶粒1上的第二微凸点焊球32和第二过孔28相连,而第一过孔26和第二过孔28之间的距离大于第一微凸点焊球30和第二微凸点焊球32之间的距离,从而实现对第一微凸点焊球30和第二微凸点焊球32节距的放大,由于节距变大即第一过孔26和第二过孔28之间的距离变大,在此基础上,为了实现各个微凸点焊球对应的信号的扇出,满足主板设计加工的要求,可以减少有机基板的层数,甚至可以选择成本更低(线宽较有机基板中的线宽更大)的其它基板,也就是说,通过本实施例的实施,便于减少有机基板的层数或者不使用有机基板,从而降低芯片中有机基本的成本。
为了进一步放大第一过孔26和第二过孔28之间的节距,本申请又一实施例,与上述实施例基本相同,不同之处在于,本实施例的芯片还可以包括第二基板4;在第二基板4具有线宽大于第二金属线22或第三金属线24的第四金属线和第五金属线;在第二基板4靠近晶粒1的一侧设有第三过孔和第四过孔,远离晶粒1的一侧设有第五过孔和第六过孔,第五过孔和第六过孔之间的距离大于第一过孔26和第二过孔28之间的距离;
第一过孔26通过第一中间焊球5与第三过孔相连,第二过孔28通过第二中间焊球6与第四过孔相连;第三过孔通过第四金属线与第五过孔相连,第四过孔通过第五金属线与第六过孔相连。
本实施例的第二基板4上的第四金属线和第五金属线的线宽大于第一基板2上的第二金属线22或第三金属线24,第二基板4的制造成本较第一基板2的制造成本低。
本实施例中,第一过孔26通过第一中间焊球5与第三过孔相连,第二过孔28通过第二中间焊球6与第四过孔相连;第三过孔通过第四金属线与第五过孔相连,第四过孔通过第五金属线与第六过孔相连,而第五过孔和第六过孔之间的距离大于第一过孔26和第二过孔28之间的距离,从而通过第二基板4实现对第一过孔26和第二过孔28节距的放大。
本实施例的第二基板4可为有机基板或印刷电路板。
有机基板能够支持12微米左右线宽线距布线,成本较低,在一个例子中,有机基板为树脂基板。
印刷电路板支持30-50um线宽线距布线,成本比有机基板低。
本实施例中,通过第一基板2对第一微凸点焊球30和第二微凸点焊球32节距放大,节距放大到第一过孔26和第二过孔28之间的距离,由于第一过孔26和第二过孔28之间的距离大于第一微凸点焊球30和第二微凸点焊球32的距离,在第二基板4中线宽线距一定的情况下,在第二基板4中同一层可扇出的信号较多,从而可以减少第二基板4的层数,降低第二基板4的成本。
本实施例的芯片,不仅能够进一步对第一过孔26和第二过孔28进行节距放大,而且能够减少第二基板4的层数,降低第二基板4的成本。
参见图1,在第二基板4为有机基板的情况下,为了便于减小有机基板的面积,在一些例子中,第二基板4为有机基板;芯片还包括印刷电路板7,印刷电路板7具有线宽大于第四金属线或第五金属线的第六金属线和第七金属线;在印刷电路板7靠近晶粒1的一侧设有第七过孔和第八过孔,远离晶粒1的一侧设有第九过孔和第十过孔,第九过孔和第十过孔之间的距离大于第五过孔和第六过孔之间的距离;第五过孔通过第三中间焊球8与第七过孔相连,第六过孔通过第四中间焊球9与第八过孔相连;第七过孔通过第六金属线与第九过孔相连,第八过孔通过第七金属线与第十过孔相连。
由于第五过孔通过第三中间焊球8与第七过孔相连,第六过孔通过第四中间焊球9与第八过孔相连;第七过孔通过第六金属线与第九过孔相连,第八过孔通过第七金属线与第十过孔相连,并且第九过孔和第十过孔之间的距离大于第五过孔和第六过孔之间的距离,从而实现对第五过孔和第六过孔节距的放大,以使放大之后的第九过孔和第十过孔之间的距离满足主板设计加工的需要,由于通过印制电路板可将第二基板4放大的节距再进行放大,这样,在满足与主板上相关部件的连接关系的前提下,可以减小第五过孔和第六过孔之间的距离,这样,可缩短第二基板4中的、连接第三过孔和第五过孔的第四金属线,以及连接第四过孔和第六过孔的第五金属线的长度,从而减小有机基板的面积,降低有机基板的成本。
为了便于进一步地减少有机基板的层数,本申请一实施例中,至少两个微凸点焊球还包括另外六个微凸点焊球;第一微凸点焊球30、第二微凸点焊球32和另外六个微凸点焊球为与一个字节对应的、依次相邻的微凸点焊球;第一基板2还具有另外六条金属线,第一金属线20、第二金属线22和另外六条金属线处于第一基板2的同一层,且依次相隔预设距离平行设置;第一微凸点焊球30、第二微凸点焊球32和另外六个微凸点焊球,依次与第一金属线20、第二金属线22和另外六条金属线一一对应相连;第一基板2中、远离晶粒1的一侧还具有另外六个过孔,第一过孔26、第二过孔28和另外六个过孔为依次相邻的过孔,且依次与第一金属线20、第二金属线22和另外六条金属线一一对应相连;第二过孔28和另外六个过孔中任意相邻的两个过孔之间的距离,大于第二微凸点焊球32和另外六个微凸点焊球中、与任意相邻的两个过孔对应的两个微凸点焊球之间的距离。
参加图3或图4,为了满足芯片电源完整性,在一些例子中,芯片还包括去耦电容10,去耦电容10设于第一基板2、第二基板4或印刷电路板7上,去耦电容10的一端与第一基板2、第二基板4或印刷电路板7中的电源层相连,另一端与第一基板2、第二基板4或印刷电路板7中的地层相连。
本实施例中,去耦电容10可以设于第一基板2,也可以设于第二基板4,还可以设于印刷电路板7上。去耦电容10的数量可为一个,也可为多个,在去耦电容10数量为多个的情况下,所有的去耦电容10可以设于第一基板2,或设于第二基板4,或设于第三基板上,还可以将部分数量的去耦电容10设置于第一基板2、第二基板4和印制电路板中的至少两个板子上。
为了减少第二基板4的翘曲量,参见图3,在一些例子中,芯片还可以包括金属罩12,金属罩12罩设于第二基板4靠近晶粒1的一侧;参见图4,在另一些例子中,芯片还可以包括金属环,金属环压设于第二基板4靠近晶粒1的一侧。
为了减少第二基板4翘曲以及印刷电路板7的翘起量,在第二基板4为有机基板,芯片还包括印刷电路板7的情况下,金属罩12内沿金属罩12圆周方向设有凸台;金属罩12的开口端设于印刷电路板7靠近晶粒1的一侧,凸台与第二基板4靠近晶粒1的一侧相抵。
为了提高芯片的散热效果,在一些例子中,金属罩12的封闭端与晶粒1远离第一基板2的一侧通过导热散热材料相连。
通过导热散热材料可以将晶粒1上产生的热量传递到金属罩12上,降低晶粒1的温度。
本申请一具体实施例的封装过程:首先,将晶粒1通过第一微凸点焊球30和第二微凸点焊球32,焊接至多层硅基板上,并通过底填胶保护第一微凸点焊球30和第二微凸点焊球32的焊接牢固性,同时进行注塑对晶粒1进行保护,并研磨至晶粒1远离硅基板的表面,以减小热阻;针对硅基板远离晶粒1的表面进行研磨,使第一过孔26和第二过孔28磨通。
其次,在第一过孔26处植入第一中间焊球5,在第二过孔28处植入第二中间焊球6,通过回流焊将第一中间焊球5和第二中间焊球6焊接在树脂基板上,该树脂基板能够支持12微米左右线宽线距布线,通过底填胶对第一中间焊球5和第二中间焊球6的焊接牢固性进行保护,从而使130um左右的第一过孔26和第二过孔28的节距放大至第五过孔和第六过孔的距离,具体可为300至600um,并也通过底填胶对焊接牢固性进行保护。
再次,在第五过孔处植入第三中间焊球8,在第六过孔处植入第四中间焊球9,通过回流焊将第三中间焊球8和第四中间焊球9焊接至低成本高密度印刷线路板,该高密度印刷线路板支持30-50um线宽线距的布线,通过其中的布线将第三中间焊球8与印刷电路板7的第九过孔连接,第四中间焊球9与印刷电路板7上的第十过孔连接,实现将使300至600um的节距放大到至800-1000um,从而满足主板设计加工需求。
最后,金属罩12的封闭端通过高导热散热材料与晶粒1相连、金属罩12的开口端通过胶与树脂基板以及高密度印刷线路板进行粘结,这样,一方面可以方便芯片热量散出,另一方面通过粘接,可以有效减少翘曲同时对芯片进行保护。
作为一可选实施例,上述具体实施例中,可以将金属罩12替换为金属环14,其中的金属环14可与树脂基板相抵,也可与高密度印刷线路板相抵。
作为又一可选实施例,在上述具体实施例中,金属罩12仅设于高密度印刷电路板7上,这样,可进一步减小树脂基板的面积。
作为再一可选实施例,在上述具体实施例的基础上,可在硅基板、树脂基板和印刷电路板7上分别连接去耦电容10,为保证注塑完整性及防止研磨损坏去耦电容10,去耦电容远离硅基板的端面应低于晶粒1远离硅基板的端面。
作为再一可选实施例,在上述具体实施例的基础上,可在第九过孔和第十过孔上植球。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种芯片,其特征在于,包括:晶粒和第一基板;在所述晶粒上设有至少两个微凸点焊球,所述至少两个微凸点焊球包括第一微凸点焊球和第二微凸点焊球;
所述第一基板具有第一金属线、第二金属线和第三金属线;所述第一金属线的线宽小于预定阈值,所述第二金属线的线宽和所述第三金属线的线宽大于所述预定阈值;所述第一基板为无机基板;
所述第一金属线分别与所述至少两个微凸点焊球中的两个微凸点焊球相连;
所述第一基板中、远离所述晶粒的一侧具有第一过孔和第二过孔,所述第一过孔和所述第二过孔之间的距离大于所述第一微凸点焊球和所述第二微凸点焊球之间的距离;
所述第二金属线分别与所述第一微凸点焊球和所述第一过孔相连;所述第三金属线分别与所述第二微凸点焊球和所述第二过孔相连。
2.根据权利要求1所述的芯片,其特征在于,还包括第二基板;所述第二基板为有机基板或印刷电路板,在所述第二基板具有线宽大于所述第二金属线或所述第三金属线的第四金属线和第五金属线;
在所述第二基板靠近所述晶粒的一侧设有第三过孔和第四过孔,远离所述晶粒的一侧设有第五过孔和第六过孔,所述第五过孔和所述第六过孔之间的距离大于所述第一过孔和所述第二过孔之间的距离;
所述第一过孔通过第一中间焊球与所述第三过孔相连,所述第二过孔通过第二中间焊球与所述第四过孔相连;
所述第三过孔通过所述第四金属线与所述第五过孔相连,所述第四过孔通过所述第五金属线与所述第六过孔相连。
3.根据权利要求2所述的芯片,其特征在于,所述第二基板为有机基板;所述芯片还包括印刷电路板,所述印刷电路板具有线宽大于所述第四金属线或所述第五金属线的第六金属线和第七金属线;
在所述印刷电路板靠近所述晶粒的一侧设有第七过孔和第八过孔,远离所述晶粒的一侧设有第九过孔和第十过孔,所述第九过孔和所述第十过孔之间的距离大于所述第五过孔和所述第六过孔之间的距离;
所述第五过孔通过第三中间焊球与所述第七过孔相连,所述第六过孔通过第四中间焊球与所述第八过孔相连;
所述第七过孔通过所述第六金属线与所述第九过孔相连,所述第八过孔通过所述第七金属线与所述第十过孔相连。
4.根据权利要求1所述的芯片,其特征在于,所述至少两个微凸点焊球还包括另外六个微凸点焊球;所述第一微凸点焊球、所述第二微凸点焊球和所述另外六个微凸点焊球为与一个字节对应的、依次相邻的微凸点焊球;
所述第一基板还具有另外六条金属线,所述第一金属线、所述第二金属线和所述另外六条金属线处于所述第一基板的同一层,且依次相隔预设距离平行设置;
所述第一微凸点焊球、所述第二微凸点焊球和所述另外六个微凸点焊球,依次与所述第一金属线、所述第二金属线和所述另外六条金属线一一对应相连;
所述第一基板中、远离所述晶粒的一侧还具有另外六个过孔,所述第一过孔、所述第二过孔和所述另外六个过孔为依次相邻的过孔,且依次与所述第一金属线、所述第二金属线和所述另外六条金属线一一对应相连;
所述第二过孔和所述另外六个过孔中任意相邻的两个过孔之间的距离,大于所述第二微凸点焊球和所述另外六个微凸点焊球中、与所述任意相邻的两个过孔对应的两个微凸点焊球之间的距离。
5.根据权利要求1所述的芯片,其特征在于,所述无机基板为硅基板或玻璃基板。
6.根据权利要求2所述的芯片,其特征在于,所述有机基板为树脂基板。
7.根据权利要求3所述的芯片,其特征在于,还包括去耦电容,所述去耦电容设于所述第一基板、所述第二基板或所述印刷电路板上,所述去耦电容的一端与所述第一基板、所述第二基板或印刷电路板中的电源层相连,另一端与所述第一基板、所述第二基板或所述印刷电路板中的地层相连。
8.根据权利要求2或3所述的芯片,其特征在于,还包括金属罩,所述金属罩罩设于所述第二基板靠近所述晶粒的一侧;或者,
还包括金属环,所述金属环压设于所述第二基板靠近所述晶粒的一侧。
9.根据权利要求8所述的芯片,其特征在于,所述第二基板为有机基板,所述芯片还包括所述印刷电路板;所述金属罩内沿所述金属罩圆周方向设有凸台;
所述金属罩的开口端设于所述印刷电路板靠近所述晶粒的一侧,所述凸台与所述第二基板靠近所述晶粒的一侧相抵。
10.根据权利要求8所述的芯片,其特征在于,所述金属罩的封闭端与所述晶粒远离所述第一基板的一侧通过导热散热材料相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220582408.4U CN216902934U (zh) | 2022-03-17 | 2022-03-17 | 一种芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220582408.4U CN216902934U (zh) | 2022-03-17 | 2022-03-17 | 一种芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216902934U true CN216902934U (zh) | 2022-07-05 |
Family
ID=82191256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220582408.4U Active CN216902934U (zh) | 2022-03-17 | 2022-03-17 | 一种芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216902934U (zh) |
-
2022
- 2022-03-17 CN CN202220582408.4U patent/CN216902934U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8884419B1 (en) | Integrated circuit packaging configurations | |
US7842597B2 (en) | Chip package, chip packaging, chip carrier and process thereof | |
US7368821B2 (en) | BGA semiconductor chip package and mounting structure thereof | |
US6841881B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6229216B1 (en) | Silicon interposer and multi-chip-module (MCM) with through substrate vias | |
US20160079213A1 (en) | Stacked semiconductor package | |
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
US7786571B2 (en) | Heat-conductive package structure | |
US9171744B2 (en) | Attaching passive components to a semiconductor package | |
TWI434629B (zh) | 半導體封裝結構及其製法 | |
US20070178627A1 (en) | Flip-chip semiconductor device and method for fabricating the same | |
TWI482271B (zh) | 一種具有雙層基板之影像感測器封裝結構及方法 | |
KR100885918B1 (ko) | 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법 | |
US6953709B2 (en) | Semiconductor device and its manufacturing method | |
WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
TWI697081B (zh) | 半導體封裝基板及其製法與電子封裝件 | |
CN216902934U (zh) | 一种芯片 | |
TW200536074A (en) | Chip package structure and process for fabricating the same | |
TWI311354B (en) | Multi-chip package structure | |
JP2007220954A (ja) | 半導体装置とその実装方法 | |
CN116053251A (zh) | 封装结构、芯片、电子设备及芯片封装方法 | |
US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
CN116130448A (zh) | 电子封装件及其封装基板 | |
CN116053241A (zh) | 一种芯片 | |
KR100728529B1 (ko) | 시스템 인 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |