CN216901570U - 一种具有超低功耗休眠的电路 - Google Patents

Abstract

本实用新型公开一种具有超低功耗休眠的电路，包括时钟模块、主MCU、辅MCU、继电器模块、第一电池和第二电池，第二电池用于在休眠状态下向时钟模块和辅MCU供电，第一电池用于在非休眠状态下通过继电器模块向主MCU供电，且在休眠状态下停止向主MCU供电，辅MCU用于在休眠状态下唤醒主MCU，继电器模块用于在接收到第一指令后断开与主MCU连接，以停止向主MCU供电，以及在接收到第二指令后重新与主MCU连接，以恢复向主MCU供电。本实用新型在休眠状态下，所耗电几乎为零，解决现在系统在休眠模式下，硬件外设仍耗电运行，无形之中消耗电池电量问题。

Description

一种具有超低功耗休眠的电路

技术领域

本实用新型涉及低功耗电路技术领域，具体涉及一种具有超低功耗休眠的电路。

背景技术

对于像便携式音箱、移动电子设备等许多电子设备已经广泛应用在人们的生活和工作中，对于这类移动电子终端通常是采用电池供电。但随着人们需求的不断丰富，人们对移动电子终端所具有的功能也要求越来越多，这导致其移动终端的接口不断增加，以实现连接不同的外设硬件，实现更多功能，但这导致整机功耗也越来越多。

为了降低移动电子终端的整机功耗，现有移动电子终端几乎都有休眠功能，以使得在没有业务任务(例如便携式音箱对应的播放业务任务)时，整机能够以较低功耗运行，并且在需要时能够被唤醒，以降低功能和延长使用寿命。但现有休眠电路，主要是关闭MCU时钟或者降低时钟频率，以使得MCU进入休眠模式，从而控制与MCU连接的外设硬件也进入休眠，例如显示屏熄屏等。采用这种休眠电路，虽然能够相比于正常工作状态下，能够大幅度降低整机功耗，但现有休眠电路即使进入休眠状态，为保证在手动或自动唤醒时能够从休眠状态被唤醒而恢复正常工作状态，其MCU以及与MCU连接的外设仍然在耗电运行，例如显示屏、功放电路等外设，这使得还需要进一步降低功耗，达到休眠下超低功耗的目的。

实用新型内容

针对现有技术的不足，本实用新型的目的提供一种具有超低功耗休眠的电路，其能够解决休眠状态下进一步降低功耗的问题。

实现本实用新型的目的技术方案为：一种具有超低功耗休眠的电路，包括时钟模块、主MCU、辅MCU、继电器模块、第一电池和第二电池，第二电池用于在休眠状态下向时钟模块和辅MCU供电，第一电池用于在非休眠状态下通过继电器模块向主MCU供电，且在休眠状态下停止向主MCU供电，

辅MCU用于在接收到主MCU发送过来的休眠指令后进入休眠状态和向继电器模块发送第一指令，休眠状态下，主MCU完全停止运行，且辅MCU只保持时钟运行，以在接收到唤醒指令后将主MCU从休眠状态唤醒而退出休眠状态，且在接收到唤醒指令后向继电器模块发送第二指令，

继电器模块用于在接收到第一指令后断开与主MCU连接，以停止向主MCU供电，以及在接收到第二指令后重新与主MCU连接，以恢复向主MCU供电，

主MCU用于连接外围硬件模块，在非休眠状态下开启外围硬件模块的运行和在休眠状态下关闭外围硬件模块的运行，以使得主MCU以及所连接的外围硬件模块在休眠状态下均完全停止运行。

进一步地，第二电池分别通过不同线路向时钟模块和辅MCU供电，或者采用同一条线路向时钟模块和休眠状态下辅MCU的供电。

进一步地，还包括唤醒按键，唤醒按键用于触发所述唤醒指令并发送给辅MCU。

进一步地，所述外围硬件模块包括功放电路、显示屏和其他硬件外设。

进一步地，继电器模块的电源输出端与电压降压电路连接后再与主MCU连接，以使得继电器模块输出的电压经降压后输出给主MCU。

进一步地，所述时钟模块包括时钟芯片U11，时钟芯片U11的工作模式专用引脚通过第一并联电路与第二电池连接，第一并联电路包括并联的电容C40和电容C42，第二电池的两端并联在第一并联电路的两端且一端与第一并联支路共同接地，另一端与第一并联支路共同与所述工作模式专用引脚连接，时钟芯片U11的时钟引脚与电阻R36的一端连接，时钟芯片U11的电源引脚与电阻R36的另一端连接后共同与第二并联电路的一端、电阻R37的一端连接，且与电阻R36连接的第二并联电路的一端连接一个3.3V电压，第二并联电路的另一端接地，时钟芯片U11的信号控制引脚与电阻R37的另一端连接后作为第一连接端，第一连接端与辅MCU连接，时钟芯片U11的重置端与芯片U12的2号引脚连接，芯片U12的3号引脚空接，芯片U12的1号引脚接地，芯片U12的4号引脚分别连接一个3.3V电压和电容C16的一端，电容C16的另一端接地，时钟芯片U11的两个通信引脚分别串联电阻R34和电阻R35后共同连接一个3.3V电压，且两个通信引脚与辅MCU连接，两个通信引脚实现I2C接口通信，从而实现时钟芯片U11与辅MCU通信连接，时钟芯片U11的其他引脚均共同接地。

进一步地，所述辅MCU包括单片机U16，单片机U16的15号引脚与所述第一连接端连接，实现辅MCU和时钟模块连接，单片机U16的13号引脚串联电容C87后接地，单片机U16的12号引脚直接接地，单片机U16的21号引脚串联电阻R64后连接一个3.3V电压，单片机U16的25号引脚、26号引脚作为两个通信引脚与主MCU连接，从而实现辅MUC与主MCU连接，单片机U16的27号引脚和28号引脚共同连接一个3.3V电压，单片机U16的31号引脚作为第二连接端，第二连接端与继电器模块连接，从而实现主MCU与继电器模块连接，单片机U16的0号引脚接地，单片机U16的重置端与芯片U17的3号引脚连接，芯片U17的1号引脚接地，芯片U17的2号引脚串联电容C84后接地，芯片U17的4号引脚与电容C83的一端连接后共同连接一个3.3V电压，电容C83的另一端接地，单片机U16的8号引脚、7号引脚分别作为两个通信引脚与时钟芯片U11的两个通信引脚对应连接，且单片机U16的8号引脚、7号引脚还分别串联电阻R4、电阻R5后共同连接一个3.3V电压，单片机U16的其他引脚均空接。

进一步地，单片机U16的型号为N054ZDN，时钟芯片U11的型号为DS3231。

进一步地，所述继电器模块包括继电器JK2，继电器JK2为双刀双掷继电器，继电器JK2的第一公共引脚的一端分别与第一电池的1号引脚、共同端连接，另一端用于与2号引脚和4号引脚中的一个切换连接，第二公共引脚的一端与第一电池的2号引脚连接后共同接地，另一端用于与5号引脚和7号引脚中的一个切换连接，其中，4号引脚和5号引脚分别作为向外供电的负极和正极，作为供电端用于向主MCU供电，所述共同端为二极管D29的负极、继电器JK2的1号引脚、电容C63的正极、低压差电压调节器SAW的输入端共同连接的节点，电容C63的负极与低压差电压调节器SAW的接地端共同接地，继电器JK2的8号引脚与二极管D29的正极共同连接后和三极管Q11的集电极连接，三极管Q11的基极串联电阻R41后分别与电阻R42的一端、三极管Q10的集电极连接，三极管Q11的发射极与电阻R42的另一端连接后共同接地，三极管Q10的基极与电阻R40的一端连接，电阻R40的另一端与电阻R39的一端连接，且电阻R40的另一端还与所述第二连接端连接，以实现继电器模块与辅MCU连接，电阻R39的另一端与三极管Q10的发射极连接后共同与电容C64的正极、低压差电压调节器SAW的输出端分别连接，电容C64的负极接地。

进一步地，继电器JK2的型号为OMRON-G6K-2F，低压差电压调节器SAW的型号为LM1117。

本实用新型的有益效果为：本实用新型采用时钟芯片结合低功耗单片机，控制主系统部分电路电源通断方式，实现整个电路在待机休眠状态时，做到掉电休眠又不影响定时唤醒，达到系统在休眠状态下，电池组的功耗几乎为零，解决现在系统在休眠模式下，硬件外设仍耗电运行，无形之中消耗电池电量问题。

附图说明

图1是本实用新型的原理框图；

图2是时钟模块与第二电池之间的连接示意图；

图3是辅MCU与时钟模块、主MCU、继电器模块的连接示意图；

图4是继电器模块与第一电池之间的连接示意图；

图中，1-时钟模块、2-辅MCU、3-唤醒按键、4-功放电路、5-显示屏、6-其他外设硬件、7-主MCU、8-继电器模块、9-第一电池、10-第二电池。

具体实施方式

下面结合附图以及具体实施方案，对本实用新型做进一步描述。

如图1-图4所示，一种具有超低功耗休眠的电路，包括时钟模块1、主MCU 7、辅MCU2、继电器模块8、第一电池9和第二电池10，第二电池10与时钟模块1电性连接，时钟模块1与辅MCU 2电性连接，辅MCU 2与主MCU7电性连接，第一电池9与继电器模块8的电源输入端电性连接，继电器模块8的电源输出端与主MCU 7连接，继电器模块8的控制输入端与辅MCU 2电性连接。第二电池10用于向时钟模块1供电，以及在休眠状态下直接向辅MCU 2供电，以及在满足触发唤醒条件后，唤醒辅MCU 2，以将辅MCU 2唤醒而退出休眠状态(也即从休眠状态唤醒进入正常工作状态)，使得唤醒后的辅MCU 2能够进入正常工作状态，且在退出休眠状态后，第二电池10停止直接或向辅MCU 2供电。

辅MCU 2用于维持整个电路处于休眠状态时运行以在满足触发唤醒条件后，唤醒主MCU 7而将主MCU 7退出休眠状态。主MCU 7用于连接外围硬件模块并控制外围硬件模块的运行，包括启闭外围硬件模块的运行、向外圈引脚模块供电等等。第一电池9用于通过继电器模块8在退出休眠状态后向主MCU 7和辅MCU 2供电，在进入休眠状态后停止向主MCU 7和辅MCU 2供电，以满足在正常工作状态下，改由第一电池9向主MCU 7和辅MCU 2供电，从而使得正常工作状态下，能够满足整个电路所需电力，包括与主MCU 7所连接的外围硬件模块所需电力。继电器模块8用于实现第一电池9进入休眠状态到退出休眠状态由停止供电切换为供电。图1中的“系统供电”即表示是第一电池9经过继电器模块8后向辅MCU 2、主MCU 7以及与主MCU 7连接的外围硬件模块供电。

在一个可选的实施方式中，第二电池10单独或通过时钟模块1向辅MCU2供电。例如，第二电池10通过单独的一条线路向辅MCU 2供电，通过另外一条线路向时钟模块1供电。当通过单独的一条线路向辅MCU 2供电时，可在该线路上设置一个可控开关或手动开关，以便于在休眠状态时才向辅MCU2供电。也即是，第二电池10向时钟模块1以及通过时钟模块1向辅MCU 2供电，或者，分别向时钟模块1和辅MCU 2供电。图1中的第二电池10两个“供电”仅表示有向时钟模块1和辅MCU 2供电，并不意味着必须是通过两个独立线路分别向时钟模块1和辅MCU 2供电。

在一个可选的实施方式中，还包括唤醒按键3，唤醒按键3与辅MCU 2连接，用于向辅MCU 2发送唤醒指令。当手动按下唤醒按键3后，唤醒按键3向辅MCU 2发送一个唤醒指令，辅MCU 2接收到该唤醒指令后退出休眠状态并且向主MCU 7也发送一个唤醒信号，使得主MCU 7也同步退出休眠状态。

所述外围硬件模块包括功放电路4、显示屏5和其他外设硬件6，功放电路4可连接音箱，以驱动音箱工作，显示屏5可以显示相关信息，其他硬件可以作为实现其他功能所需的外设硬件。当然，在其他实际使用时，还可以在上述基础上增减外设硬件。

在一个可选的实施方式中，继电器模块8的电源输出端与电压降压电路连接后再与主MCU 7连接，以使得继电器模块8输出的电压经降压为合适电压(例如降压为3.3V或5V)后输出给主MCU 7。

所述时钟模块1包括时钟芯片U11，时钟芯片U11的工作模式专用引脚(图中的VBAT引脚)通过第一并联电路与第二电池10连接，第一并联电路包括并联的电容C40和电容C42，第二电池10的两端并联在第一并联电路的两端且一端与第一并联支路共同接地，另一端与第一并联支路共同与所述工作模式专用引脚连接。时钟芯片U11的时钟引脚(图中的32khz引脚)与电阻R36的一端连接，时钟芯片U11的电源引脚(图中的VCC)与电阻R36的另一端连接后共同与第二并联电路的一端、电阻R37的一端连接，且与电阻R36连接的第二并联电路的一端连接一个3.3V电压，第二并联电路的另一端接地。时钟芯片U11的信号控制引脚(图中的3号引脚)与电阻R37的另一端连接后作为第一连接端(即图中的TOUCH引脚)，第一连接端与辅MCU 2连接。时钟芯片U11的重置端(图中的4号引脚)与芯片U12的2号引脚连接，芯片U12的3号引脚空接(即不连接任何东西)，芯片U12的1号引脚接地，芯片U12的4号引脚分别连接一个3.3V电压和电容C16的一端，电容C16的另一端接地。时钟芯片U11的两个通信引脚(图中的15号引脚和16号引脚)分别串联电阻R34和电阻R35后共同连接一个3.3V电压，且两个通信引脚与辅MCU 2连接(图中的I2C_SCL和I2C_SDA与辅MCU 2对应的两个I2C_SCL和I2C_SDA分别连接)，两个通信引脚实现I2C接口通信，从而实现时钟芯片U11与辅MCU 2通信连接。时钟芯片U11的其他引脚均共同接地。

其中，芯片12为复位芯片，用于时钟芯片U11在上电复位后能够始终从正常状态开始工作。

本实施例，时钟芯片U11的型号为DS3231。当然，在实际使用时，也可以采用其他型号的时钟芯片U11来代替。

所述辅MCU 2包括单片机U16，单片机U16的15号引脚与所述第一连接端连接，实现辅MCU 2和时钟模块1连接。单片机U16的13号引脚串联电容C87后接地，单片机U16的12号引脚直接接地，单片机U16的21号引脚串联电阻R64后连接一个3.3V电压，单片机U16的25号引脚、26号引脚作为两个通信引脚(一个作为发送数据引脚，另一个作为接收数据引脚)与主MCU 7连接，从而实现辅MCU 2与主MCU 7连接。单片机U16的27号引脚和28号引脚共同连接一个3.3V电压(图中的VBAT引脚连接3.3V电压)，单片机U16的31号引脚作为第二连接端(图中的CONTROL)，第二连接端与继电器模块8连接，从而实现主MCU 7与继电器模块8连接。单片机U16的0号引脚(图中的VSS引脚)接地。单片机U16的重置端(图中的2号引脚)与芯片U17的3号引脚连接，芯片U17的1号引脚接地，芯片U17的2号引脚串联电容C84后接地，芯片U17的4号引脚与电容C83的一端连接后共同连接一个3.3V电压，电容C83的另一端接地。单片机U16的8号引脚、7号引脚分别作为两个通信引脚(图中的I2C_SCL和I2C_SDA)与时钟芯片U11的两个通信引脚对应连接，且单片机U16的8号引脚、7号引脚还分别串联电阻R4、电阻R5后共同连接一个3.3V电压。单片机U16的其他引脚均空接。

图中与第二电池10连接的VBAT3.3V所在的连接端与辅MCU 2的27号引脚、28号引脚共同连接的VBAT3.3V连接在一起，也即使得第二电池10能够向处于休眠状态下的辅MCU2提供3.3V电压

其中，芯片U17页为复位芯片，用于辅MCU 2在上电复位后能够始终从正常状态开始工作。

本实施例，单片机U16的型号为新唐单片机N054ZDN，其是一款ARM Cortex-M0内核32位的低功耗微控制器，能够支持低功耗睡眠唤醒功能，支持10KHz的低速振荡器用于看门狗及睡眠模式唤醒，当单片机U16进入深度睡眠模式后，禁用大部分时钟源、外设时钟和系统时钟，使深度睡眠模式下待机电流低至0.008mA(毫安)。

所述继电器模块8包括继电器JK2，继电器JK2为双刀双掷继电器，继电器JK2的第一公共引脚(图中的3号引脚)的一端分别与第一电池9(图中J8)的1号引脚、共同端连接，另一端用于与2号引脚和4号引脚中的一个切换连接，第二公共引脚(图中的6号引脚)的一端与第一电池9的2号引脚连接后共同接地，另一端用于与5号引脚和7号引脚中的一个切换连接。其中，4号引脚和5号引脚分别作为向外供电的负极(图中的system vcc-)和正极(图中的system vcc+)，也即，4号引脚和5号引脚作为供电端向外供电，供电端与主MCU 7连接。所述共同端为二极管D29的负极、继电器JK2的1号引脚(也即是图中的正极(+)引脚)、电容C63的正极、低压差电压调节器SAW的输入端(图中的Vin引脚)共同连接的节点。电容C63的负极与低压差电压调节器SAW的接地端(图中的GND引脚)共同接地。继电器JK2的8号引脚(也即是图中的负极(-)引脚)与二极管D29的正极共同连接后和三极管Q11的集电极连接，三极管Q11的基极串联电阻R41后分别与电阻R42的一端、三极管Q10的集电极连接，三极管Q11的发射极与电阻R42的另一端连接后共同接地。三极管Q10的基极与电阻R40的一端连接，电阻R40的另一端与电阻R39的一端连接，且电阻R40的另一端(图中的CONTROL引脚)还与所述第二连接端连接，以实现继电器模块8与辅MCU 2连接。电阻R39的另一端与三极管Q10的发射极连接后共同与电容C64的正极、低压差电压调节器SAW的输出端(图中的Vout引脚)分别连接，电容C64的负极接地。

在本实施例中，图中的system vcc+和system vcc-两个引脚连接电压降压电路后再与主MCU 7连接，故主MCU 7中未有体现出对应的system vcc+和system vcc-两个引脚。主MCU 7中的3.3V电压或其他电压即可以是降压电路的输出端输出的电压。继电器JK2的型号为OMRON-G6K-2F，当然，也可以选用其他型号的双刀双掷继电器。低压差电压调节器SAW的型号为LM1117。

工作原理：当主MCU 7接收到休眠指令后立即进入休眠，且主MCU 7向辅MCU 2发送休眠时间戳。其中，可以通过手动按键或者主MCU 7内部通过计时(例如定时播放)等接收到休眠指令，休眠指令通常会带有时间信息(即结束休眠或者进入休眠的时间)，例如，接收到一个30分钟后开始播放音频(属于定时播放)的指令后，主MCU 7可以将此时间戳作为休眠时间戳发送给辅MCU 2，辅MCU 2接收到此休眠时间戳后立即进入休眠状态并且开始计时，到达30分钟后，辅MCU 2再向主MCU 7发送一个唤醒指令，主MCU 7接收到唤醒指令后退出休眠状态而进入正常工作状态，与主MCU 7连接的外围硬件模块也跟着进入正常工作状态，否则仍然处于休眠状态。

继电器JK2在非休眠状态时，继电器JK2处于闭合状态(继电器JK2的3号引脚和4号引脚连接、6号引脚和5号引脚)而向主MCU 7供电；在休眠状态时，继电器JK2处于断开状态，继电器JK2的3号引脚和2号引脚连接、6号引脚和7号引脚连接)而停止向主MCU 7供电。

当主MCU 7接收到休眠指令后，主MCU 7向辅MCU 2发送休眠指令，单片机U16通过I2C通信接口将休眠时间戳写入时钟芯片U11内的寄存器，且单片机U16的31号引脚输出高电平，输出的高电平输入继电器模块8,使得三极管Q10处于不导通状态，进而使得三极管Q11也处于不导通状态，使得继电器JK2处于断开状态而停止向主MCU 7及与主MCU 7连接的外围电路模块供电，主MCU 7及与主MCU 7连接的外围电路模块进入掉电休眠状态而完全不耗电。此时的辅MCU 2改由第二电池10供电，第二电池10可以采用3.3V的纽扣电池，并且辅MCU 2降低自身的时钟频率，并且辅MCU2关闭外部的4-24MHz高速晶振和内部22.184MHZ高速振荡器，仅保留10khz的低速振荡器，从而使得辅MCU 2也进入深度睡眠模式，此时辅MCU2的待机电流低至8uA(微安)。至此，整个电路完全进入待机休眠模式，整个电路的待机耗电仅包括时钟芯片U11的0.11mA(毫安)和辅MCU 2的0.008mA，且只需要纽扣电池供电即可，整个电路在待机休眠状态下几乎零功耗，实现超低功耗休眠的目的。

当时钟芯片U11内部寄存器根据休眠时间戳计时而到达相应时间后，则时钟芯片U11的3号引脚输出低电平，辅MCU 2的5号引脚接收到该低电平后，辅MCU 2从休眠状态唤醒而进入正常工作状态，同步地，辅MUC的31号引脚此时输出低电平，三极管Q10和三极管Q11均处于导通状态，从而使得继电器JK2处于闭合状态，从而使得由第一电池9向辅MCU 2、主MCU 7以及与主MCU 7连接的外围硬件模块供电，纽扣电池停止供电，整个电路由待机休眠模式唤醒至正常工作模式。

其中，还可以通过按下与辅MCU 2连接的唤醒按键3，提前唤醒辅MCU 2，进而唤醒整个电路提前进入正常工作，也即在休眠时间戳到达之前提前推出休眠状态而进入正常工作状态。

本说明书所公开的实施例只是对本实用新型单方面特征的一个例证，本实用新型的保护范围不限于此实施例，其他任何功能等效的实施例均落入本实用新型的保护范围内。对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本实用新型权利要求的保护范围之内。

Claims (10)

1.一种具有超低功耗休眠的电路，其特征在于，包括时钟模块、主MCU、辅MCU、继电器模块、第一电池和第二电池，第二电池用于在休眠状态下向时钟模块和辅MCU供电，第一电池用于在非休眠状态下通过继电器模块向主MCU供电，且在休眠状态下停止向主MCU供电，

辅MCU用于在接收到主MCU发送过来的休眠指令后进入休眠状态和向继电器模块发送第一指令，休眠状态下，主MCU完全停止运行，且辅MCU只保持时钟运行，以在接收到唤醒指令后将主MCU从休眠状态唤醒而退出休眠状态，且在接收到唤醒指令后向继电器模块发送第二指令，

继电器模块用于在接收到第一指令后断开与主MCU连接，以停止向主MCU供电，以及在接收到第二指令后重新与主MCU连接，以恢复向主MCU供电，

主MCU用于连接外围硬件模块，在非休眠状态下开启外围硬件模块的运行和在休眠状态下关闭外围硬件模块的运行，以使得主MCU以及所连接的外围硬件模块在休眠状态下均完全停止运行。

2.根据权利要求1所述的具有超低功耗休眠的电路，其特征在于，第二电池分别通过不同线路向时钟模块和辅MCU供电，或者采用同一条线路向时钟模块和休眠状态下辅MCU的供电。

3.据权利要求1所述的具有超低功耗休眠的电路，其特征在于，还包括唤醒按键，唤醒按键用于触发所述唤醒指令并发送给辅MCU。

4.据权利要求1所述的具有超低功耗休眠的电路，其特征在于，所述外围硬件模块包括功放电路、显示屏和其他硬件外设。

5.据权利要求1所述的具有超低功耗休眠的电路，其特征在于，继电器模块的电源输出端与电压降压电路连接后再与主MCU连接，以使得继电器模块输出的电压经降压后输出给主MCU。

6.据权利要求1所述的具有超低功耗休眠的电路，其特征在于，所述时钟模块包括时钟芯片U11，时钟芯片U11的工作模式专用引脚通过第一并联电路与第二电池连接，第一并联电路包括并联的电容C40和电容C42，第二电池的两端并联在第一并联电路的两端且一端与第一并联支路共同接地，另一端与第一并联支路共同与所述工作模式专用引脚连接，时钟芯片U11的时钟引脚与电阻R36的一端连接，时钟芯片U11的电源引脚与电阻R36的另一端连接后共同与第二并联电路的一端、电阻R37的一端连接，且与电阻R36连接的第二并联电路的一端连接一个3.3V电压，第二并联电路的另一端接地，时钟芯片U11的信号控制引脚与电阻R37的另一端连接后作为第一连接端，第一连接端与辅MCU连接，时钟芯片U11的重置端与芯片U12的2号引脚连接，芯片U12的3号引脚空接，芯片U12的1号引脚接地，芯片U12的4号引脚分别连接一个3.3V电压和电容C16的一端，电容C16的另一端接地，时钟芯片U11的两个通信引脚分别串联电阻R34和电阻R35后共同连接一个3.3V电压，且两个通信引脚与辅MCU连接，两个通信引脚实现I2C接口通信，从而实现时钟芯片U11与辅MCU通信连接，时钟芯片U11的其他引脚均共同接地。

7.据权利要求6所述的具有超低功耗休眠的电路，其特征在于，所述辅MCU包括单片机U16，单片机U16的15号引脚与所述第一连接端连接，实现辅MCU和时钟模块连接，单片机U16的13号引脚串联电容C87后接地，单片机U16的12号引脚直接接地，单片机U16的21号引脚串联电阻R64后连接一个3.3V电压，单片机U16的25号引脚、26号引脚作为两个通信引脚与主MCU连接，从而实现辅MUC与主MCU连接，单片机U16的27号引脚和28号引脚共同连接一个3.3V电压，单片机U16的31号引脚作为第二连接端，第二连接端与继电器模块连接，从而实现主MCU与继电器模块连接，单片机U16的0号引脚接地，单片机U16的重置端与芯片U17的3号引脚连接，芯片U17的1号引脚接地，芯片U17的2号引脚串联电容C84后接地，芯片U17的4号引脚与电容C83的一端连接后共同连接一个3.3V电压，电容C83的另一端接地，单片机U16的8号引脚、7号引脚分别作为两个通信引脚与时钟芯片U11的两个通信引脚对应连接，且单片机U16的8号引脚、7号引脚还分别串联电阻R4、电阻R5后共同连接一个3.3V电压，单片机U16的其他引脚均空接。

8.据权利要求7所述的具有超低功耗休眠的电路，其特征在于，单片机U16的型号为N054ZDN，时钟芯片U11的型号为DS3231。

9.据权利要求7所述的具有超低功耗休眠的电路，其特征在于，所述继电器模块包括继电器JK2，继电器JK2为双刀双掷继电器，继电器JK2的第一公共引脚的一端分别与第一电池的1号引脚、共同端连接，另一端用于与2号引脚和4号引脚中的一个切换连接，第二公共引脚的一端与第一电池的2号引脚连接后共同接地，另一端用于与5号引脚和7号引脚中的一个切换连接，其中，4号引脚和5号引脚分别作为向外供电的负极和正极，作为供电端用于向主MCU供电，所述共同端为二极管D29的负极、继电器JK2的1号引脚、电容C63的正极、低压差电压调节器SAW的输入端共同连接的节点，电容C63的负极与低压差电压调节器SAW的接地端共同接地，继电器JK2的8号引脚与二极管D29的正极共同连接后和三极管Q11的集电极连接，三极管Q11的基极串联电阻R41后分别与电阻R42的一端、三极管Q10的集电极连接，三极管Q11的发射极与电阻R42的另一端连接后共同接地，三极管Q10的基极与电阻R40的一端连接，电阻R40的另一端与电阻R39的一端连接，且电阻R40的另一端还与所述第二连接端连接，以实现继电器模块与辅MCU连接，电阻R39的另一端与三极管Q10的发射极连接后共同与电容C64的正极、低压差电压调节器SAW的输出端分别连接，电容C64的负极接地。

10.据权利要求9所述的具有超低功耗休眠的电路，其特征在于，继电器JK2的型号为OMRON-G6K-2F，低压差电压调节器SAW的型号为LM1117。

Images