CN216871946U - Bga芯片的粘结结构 - Google Patents
Bga芯片的粘结结构 Download PDFInfo
- Publication number
- CN216871946U CN216871946U CN202220308252.0U CN202220308252U CN216871946U CN 216871946 U CN216871946 U CN 216871946U CN 202220308252 U CN202220308252 U CN 202220308252U CN 216871946 U CN216871946 U CN 216871946U
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding
- bga chip
- bonding structure
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型涉及一种BGA芯片的粘结结构，用于粘结连接BGA芯片中的上部元件和下部元件，所述粘结结构包括：复数个填充物，间隔的阵列在所述下部元件的上表面；以及铺设于所述下部元件的上表面的粘结层，所述粘结层包裹复数个填充物。本实用新型提出了一种粘结结构，在芯片的上部元件和下部元件之间的粘结层中加入填充物，利用填充物的尺寸来定位粘结层的厚度，使得粘结层的厚度可控，让粘结层的厚度能够满足设计要求，解决了粘结层厚度不足的问题，从而在塑封或lid attach工艺中，粘结层能够提供足够的缓冲与支撑作用，从而避免芯片产生裂痕等不良问题。
Description
技术领域
本实用新型涉及半导体封装技术领域，特指一种BGA芯片的粘结结构。
背景技术
BGA的全称是Ball Grid Array(焊球阵列封装)，它是集成电路采用有机载板的一种封装法。BGA芯片中的堆叠芯片(S2BGA)和倒装芯片(FCBGA)中的元件均需要设置粘结层来粘结，粘结层采用环氧树脂材料，但由于环氧树脂的材料特性，利用环氧树脂形成的粘结层难以控制在一个稳定的状态，从而在堆叠芯片和倒装芯片的生产中，粘结层的厚度通常不足，进而在后续的塑封工艺中，芯片易造成裂痕等不良问题。
实用新型内容
本实用新型的目的在于克服现有技术的缺陷，提供一种BGA芯片的粘接结构，解决现有的堆叠芯片和倒装芯片中粘结层的厚度难以控制使得粘结层厚度不足进而容易造成产品不良等的问题。
实现上述目的的技术方案是：
本实用新型提供了一种BGA芯片的粘结结构，用于粘结连接BGA芯片中的上部元件和下部元件，所述粘结结构包括：
复数个填充物，间隔的阵列在所述下部元件的上表面；以及
铺设于所述下部元件的上表面的粘结层，所述粘结层包裹复数个填充物。
本实用新型提出了一种粘结结构，在芯片的上部元件和下部元件之间的粘结层中加入填充物，利用填充物的尺寸来定位粘结层的厚度，使得粘结层的厚度可控，让粘结层的厚度能够满足设计要求，解决了粘结层厚度不足的问题，从而在塑封或lid attach工艺中，粘结层能够提供足够的缓冲与支撑作用，从而避免芯片产生裂痕等不良问题。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述粘结层的厚度与所述填充物的高度相一致。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述填充物为球状结构，沿所述下部元件的上表面的横向和纵向间隔设置。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述填充物为条状结构，沿所述下部元件的上表面的横向或纵向间隔设置。
本实用新型BGA芯片的粘结结构的进一步改进在于，相邻的两个所述填充物之间的距离为1mm至3mm之间。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述粘结层为环氧树脂层。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述填充物的材质为粘合剂。
本实用新型BGA芯片的粘结结构的进一步改进在于，所述粘结层的尺寸与所述上部元件和所述下部元件中尺寸较小的元件的尺寸相一致。
附图说明
图1为本实用新型BGA芯片的粘结结构应用于堆叠芯片的结构示意图。
图2图1中A1处的局部放大示意图。
图3为本实用新型BGA芯片的粘结结构应用于倒装芯片的结构示意图。
图4为图3中A1处的局部放大示意图。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明。
参阅图1，本实用新型提供了一种BGA芯片的粘结结构，用于粘结连接BGA芯片中的上部元件和下部元件，且该粘结结构用于解决现有的粘结层厚度无法控制在一个稳定状态而使得厚度不足，进而在塑封工艺中易造成产品发生裂痕，从而使得产品不良的问题。本实用新型在粘结层中加入了填充物，利用填充物的尺寸精确定位粘结层的厚度，让粘结层的厚度满足设计要求，实现有效控制粘结层的厚度，进而预防粘结层厚度不足造成的产品不良。下面结合附图对本实用新型BGA芯片的粘结结构进行说明。
参阅图1，显示了本实用新型BGA芯片的粘结结构应用于堆叠芯片的结构示意图。参阅图2，显示了图1中A1处的局部放大示意图。下面结合图1和图2，对本实用新型BGA芯片的粘结结构进行说明。
如图1和图2所示，本实用新型的BGA芯片的粘结结构20用于粘结BGA芯片中的上部元件和下部元件，该粘结结构20包括填充物21和粘结层22，填充物21有复数个，且填充物21间隔的阵列在下部元件的上表面；粘结层22铺设在下部元件的上表面该粘结层22包裹复数个填充物，利用粘结层22可将上部元件的下表面与下部元件的上表面粘结固定。
由于填充物21的设置，实现了精确定位粘结层22的厚度，从而使得粘结层22的厚度可控，以满足设计要求，进而在塑封工艺中，塑封体包裹了BGA芯片上的元件后，在压制塑封体时，粘结层能够提供足够的缓冲和支撑作用，进而避免元件产生不良问题。
图1所示的BGA芯片为堆叠芯片，包括多个锡球31、设于锡球31之上的基板32、通过粘结结构20粘结在基板32上的第一芯片33、通过粘结结构20粘结在第一芯片33之上的第二芯片34、通过粘结结构20粘结在第二芯片34之上的第三芯片35以及设于基板32之上并包裹第一芯片33、第二芯片34以及第三芯片35的塑封体36。本实用新型的粘结结构20设于第一芯片33和基板32之间，设于第一芯片33和第二芯片34之间，还设于第二芯片34和第三芯片35之间。
在本实用新型的一种具体实施方式中，粘结层22的厚度与填充物21的高度相一致。通过填充物21的结构尺寸来定位粘结层22的厚度，使得粘结层22的铺设厚度可精确控制。
在本实用新型的一种具体实施方式中，填充物21为球状结构，该填充物21沿下部元件的上表面的横向和纵向间隔设置。
在图1所示的实例中，基板32、第一芯片33、第二芯片34以及第三芯片35均为方形结构，在基板32上对应连接第一芯片33的区域内沿横向和纵向间隔的设置填充物21，在第一芯片33上对应连接第二芯片34的区域内沿横向和纵向间隔的设置填充物21，在第二芯片34上对应连接第三芯片35的区域内沿横向和纵向间隔的设置填充物21。
在本实用新型的一种具体实施方式中，填充物21为条状结构，沿着下部元件的上表面的横向或纵向间隔设置。
在图1所示的实例中，基板32、第一芯片33、第二芯片34以及第三芯片35均为方形结构，在基板32上对应连接第一芯片33的区域内沿横向或纵向间隔的设置填充物21，在第一芯片33上对应连接第二芯片34的区域内沿横向或纵向间隔的设置填充物21，在第二芯片34上对应连接第三芯片35的区域内沿横向或纵向间隔的设置填充物21。
在本实用新型的一种具体实施方式中，相邻的两个填充物21之间的距离为1mm至3mm之间。
较佳地，填充物21的数量以及间距根据需粘结的元件的尺寸进行选择，图1所示的堆叠芯片的尺寸在8mm*8mm至15mm*15mm之间。
又佳地，填充物21可等间隔设置。填充物21还可非等间隔设置。
在本实用新型的一种具体实施方式中，粘结层22为环氧树脂层。在铺设粘结层22时，向下部元件的上表面涂覆环氧树脂，让环氧树脂填设在填充物之间，再将上部元件盖设在环氧树脂之上，按压上部元件，使得环氧树脂形成的粘结层的厚度与填充物的高度相一致，待环氧树脂固结后就形成了粘结层，且实现了上部元件和下部元件的粘结连接。
在本实用新型的一种具体实施方式中，填充物21的材质为粘合剂，也即填充物21也是由胶制成的结构，如此填充物21能够与粘结层22之间产生良好的粘接作用，避免对粘结层22的粘接力产生影响。进一步地，填充物21采用填充化合物制成，该填充化合物(Padding Compound)为粘合剂的一种。
在本实用新型的一种具体实施方式中，粘结层22的尺寸与上部元件和下部元件中尺寸较小的元件的尺寸相一致。
在图1所示的实例中，粘结第一芯片33和基板32的粘结层22的尺寸与第一芯片33的尺寸相一致；粘结第二芯片34和第一芯片33的粘结层22的尺寸与第二芯片34的尺寸相一致；粘结第三芯片35和第二芯片34的粘结层22的尺寸与第二芯片34的尺寸相一致。
图3所示的芯片为倒装芯片，包括多个锡球41、设于锡球41之上的多层基板42、通过底填材料44设于基板42之上芯片43、设于芯片43之上的导热层45、盖设于基板42之上的散热片48，该散热片48罩扣芯片43及导热层45，散热片48的底部通过粘结结构20粘结在基板42上，散热片48所罩扣的基板上还设有贴片电容47。粘结结构20设于基板42和散热片48之间，用于将散热片48粘结固定在基板42上。
结合图4所示，在散热片48和基板42的连接区域设有复数个填充物21以及粘结层22，粘结层22包裹填充物21，通过填充物21精确定位了粘结层22的厚度，从而能够确保散热片48和基板42之间的连接稳定性。
以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。
Claims (8)
1.一种BGA芯片的粘结结构，用于粘结连接BGA芯片中的上部元件和下部元件，其特征在于，所述粘结结构包括：
复数个填充物，间隔的阵列在所述下部元件的上表面；以及
铺设于所述下部元件的上表面的粘结层，所述粘结层包裹复数个填充物。
2.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述粘结层的厚度与所述填充物的高度相一致。
3.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述填充物为球状结构，沿所述下部元件的上表面的横向和纵向间隔设置。
4.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述填充物为条状结构，沿所述下部元件的上表面的横向或纵向间隔设置。
5.如权利要求1所述的BGA芯片的粘结结构，其特征在于，相邻的两个所述填充物之间的距离为1mm至3mm之间。
6.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述粘结层为环氧树脂层。
7.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述填充物的材质为粘合剂。
8.如权利要求1所述的BGA芯片的粘结结构，其特征在于，所述粘结层的尺寸与所述上部元件和所述下部元件中尺寸较小的元件的尺寸相一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220308252.0U CN216871946U (zh) | 2022-02-15 | 2022-02-15 | Bga芯片的粘结结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220308252.0U CN216871946U (zh) | 2022-02-15 | 2022-02-15 | Bga芯片的粘结结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216871946U true CN216871946U (zh) | 2022-07-01 |
Family
ID=82155524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220308252.0U Active CN216871946U (zh) | 2022-02-15 | 2022-02-15 | Bga芯片的粘结结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216871946U (zh) |
-
2022
- 2022-02-15 CN CN202220308252.0U patent/CN216871946U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753613B2 (en) | Stacked dice standoffs | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| US20060163749A1 (en) | IC chip package structure and underfill process | |
| US20100261311A1 (en) | Method of manufacturing a semiconductor device | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JP2005203776A (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
| US20060151865A1 (en) | Semiconductor chip stack package having dummy chip | |
| US8659154B2 (en) | Semiconductor device including adhesive covered element | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
| US20120146242A1 (en) | Semiconductor device and method of fabricating the same | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| WO2021236396A1 (en) | Hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability | |
| US7791195B2 (en) | Ball grid array (BGA) package and method thereof | |
| US20080009096A1 (en) | Package-on-package and method of fabricating the same | |
| KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9252126B2 (en) | Multi Chip Package-type semiconductor device | |
| US20080268579A1 (en) | Semiconductor chip package and method of fabricating the same | |
| US20070246814A1 (en) | Ball Grid array package structure | |
| CN216871946U (zh) | Bga芯片的粘结结构 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| TWI239576B (en) | Packaging of stack-type flash memory chip and the method thereof | |
| CN101295655A (zh) | 平板/晶圆结构封装设备与其方法 | |
| US20070029674A1 (en) | Board-on-chip package and stack package using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |