CN216774631U - 全波整流器电路、对数放大器及芯片 - Google Patents
全波整流器电路、对数放大器及芯片 Download PDFInfo
- Publication number
- CN216774631U CN216774631U CN202220083145.2U CN202220083145U CN216774631U CN 216774631 U CN216774631 U CN 216774631U CN 202220083145 U CN202220083145 U CN 202220083145U CN 216774631 U CN216774631 U CN 216774631U
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- resistor
- wave rectifier
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供一种全波整流器电路、对数放大器及芯片，所述全波整流器电路包括：沟道电流单元，包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；电流差分单元，与所述沟道电流单元连接，输出所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管组合形成的电流差值；工艺偏差调节单元，串联于所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的源极路径中；电流源，与所述工艺偏差调节单元连接，向所述工艺偏差调节单元提供偏差调节电流。本实用新型通过电路结构的改进，可以进一步减小PVT变化。
Description
技术领域
本实用新型属于全波整流的技术领域，涉及一种整流电路，特别是涉及一种全波整流器电路、对数放大器及芯片。
背景技术
对数放大器是指输出信号幅度与输入信号幅度呈对数函数关系的放大电路。主要将信号转换成其等效对数值，涉及到一种非线性运算放大器。对数放大器通常分为两种类型，第一种是基本对数放大器，通常基于双极性三极管的对数特性来实现信号的对数变换，其优点是动态范围较大(例如>100dB)，但温度特性通常较差，需要补偿，但最大的缺点还是CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺不兼容。第二种是分段线性对数放大器，通常还可以细分为基带对数放大器和解调对数放大器两种模式，CMOS工艺下是一种比较常见的结构，但其动态范围相对小一些，但其工艺变化引起的偏差仍然很大。
分段线性对数放大器通常包含两个部分：限幅放大器和全波整流器。其中限幅放大器的增益决定于两个物理量的比值，通常是两个晶体管的跨导比值，作为一个无量纲数，对工艺变化的敏感性较低。而全波整流器的工艺变化偏差是对数放大器对工艺偏差的关键因素。
因此，如何提供一种低偏差的全波整流器电路，成为本领域技术人员亟待解决的技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种全波整流器电路、对数放大器及芯片，用于解决现有技术无法进一步减小工艺变化所引起的偏差的问题。
为实现上述目的及其他相关目的，本实用新型一方面提供一种全波整流器电路，所述全波整流器电路包括：沟道电流单元，包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；电流差分单元，与所述沟道电流单元连接，输出所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管组合形成的电流差值；工艺偏差调节单元，串联于所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的源极路径中；电流源，与所述工艺偏差调节单元连接，向所述工艺偏差调节单元提供偏差调节电流。
于本实用新型的一实施例中，所述第一晶体管的栅极为正向电压输入端，所述第二晶体管的栅极为负向电压输入端。
于本实用新型的一实施例中，所述电流差分单元包括第一电流支路和第二电流支路；所述第一电流支路的电流为所述第一晶体管和所述第四晶体管的沟道电流之和，所述第二电流支路的电流为所述第二晶体管和所述第三晶体管的沟道电流之和。
于本实用新型的一实施例中，所述工艺偏差调节单元包括：第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻的一端与所述第一晶体管的源极连接，所述第二电阻的一端与所述第二晶体管的源极连接，所述第三电阻的一端与所述第三晶体管的源极连接，所述第四电阻的一端与所述第四晶体管的源极连接。
于本实用新型的一实施例中，所述电流源包括：第一电流源和第二电流源；所述第一电阻的另一端、所述第二电阻的另一端均与所述第一电流源的一端连接，所述第三电阻的另一端、所述第四电阻的另一端均与所述第二电流源的一端连接。
于本实用新型的一实施例中，所述第一电流源的另一端与所述第二电流源的另一端连接，以使所述第一电流源的电流方向与所述第二电流源的电流方向相反。
于本实用新型的一实施例中，所述第一电阻、所述第二电阻、所述第三电阻和所述第四电阻均为多晶硅电阻。
为实现上述目的及其他相关目的，本实用新型另一方面提供一种对数放大器，包括：所述的全波整流器电路。
为实现上述目的及其他相关目的，本实用新型最后一方面提供一种芯片，包括：所述的对数放大器。
如上所述，本实用新型所述的全波整流器电路、对数放大器及芯片，具有以下有益效果：
本实用新型通过在每个晶体管的源极串联电阻，提供一个与电阻成反比的电流，降低了阈值对于工艺的敏感度，从而更进一步减小工艺变化所引起的偏差，使得改进后的全波整流器电路应用于对数放大器时PVT(功率时间变化关系)变化误差进一步缩小。
附图说明
图1显示为本实用新型的全波整流器电路于一实施例中的结构原理图。
图2显示为本实用新型的全波整流器电路于一实施例中的全波整流电路图。
图3显示为本实用新型的全波整流器电路于一实施例中的输入电压输出电流变化曲线图。
图4显示为本实用新型的全波整流器电路于一实施例中的全波整流仿真效果图。
图5显示为本实用新型的全波整流器电路于一实施例中的对数放大器应用示意图。
元件标号说明
1 全波整流器电路
11 沟道电流单元
12 电流差分单元
13 工艺偏差调节单元
14 电流源
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实用新型所述的全波整流器电路、对数放大器及芯片通过电路结构的改进，可以进一步减小PVT变化。
以下将结合图1至图5详细阐述本实施例的一种全波整流器电路、对数放大器及芯片的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的全波整流器电路、对数放大器及芯片。
请参阅图1，显示为本实用新型的全波整流器电路于一实施例中的结构原理图。如图1所示，所述全波整流器电路1包括：沟道电流单元11、电流差分单元12、工艺偏差调节单元13和电流源14。
所述沟道电流单元11包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。
所述电流差分单元12与所述沟道电流单元11连接，输出所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管组合形成的电流差值。
所述工艺偏差调节单元13串联于所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的源极路径中。
所述电流源14与所述工艺偏差调节单元13连接，向所述工艺偏差调节单元13提供偏差调节电流。
请参阅图2，显示为本实用新型的全波整流器电路于一实施例中的全波整流电路图。如图2所示，所述第一晶体管M1的栅极为正向电压输入端Vinp，所述第二晶体管M2的栅极为负向电压输入端Vinn。
所述电流差分单元包括第一电流支路和第二电流支路。
请继续参阅图2，所述第一电流支路的电流为所述第一晶体管和所述第四晶体管的沟道电流之和Id1+Id4，所述第二电流支路的电流为所述第二晶体管和所述第三晶体管的沟道电流之和Id2+Id3。则电流差值△ISQM1＝(Id1+Id4)-(Id2+Id3)。
具体地，所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3和所述第四晶体管M4均为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物场效应晶体管)。
于一实施例中，所述工艺偏差调节单元包括：第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。
所述第一电阻R1的一端与所述第一晶体管M1的源极连接，所述第二电阻R2的一端与所述第二晶体管M2的源极连接，所述第三电阻R3的一端与所述第三晶体管M3的源极连接，所述第四电阻R4的一端与所述第四晶体管M4的源极连接。
请继续参阅图2，所述电流源包括：第一电流源I01和第二电流源I02。
所述第一电阻R1的另一端、所述第二电阻R2的另一端均与所述第一电流源I01的一端连接，所述第三电阻R3的另一端、所述第四电阻R4的另一端均与所述第二电流源I02的一端连接。
所述第一电流源I01的另一端与所述第二电流源I02的另一端连接，以使所述第一电流源I01的电流方向与所述第二电流源I02的电流方向相反。
于实际应用中，所述第一电阻R1、所述第二电阻R2、所述第三电阻R3和所述第四电阻R4均为多晶硅电阻。
如图2所示，将第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4统一定义为Rpoly当Id1＝I0，Id2＝0时，
当Id1＝0，Id2＝I0时，
其中，V1是输入差分电压，V1＝Vinp-Vinn，I0是图2中两组相同大小的尾电流源，即第一电流源I01和第二电流源I02，Rpoly是与晶体管串联的片上多晶硅电阻，K为非对称输入级的晶体管大小比值，
μ为载流子迁移率，Cox为单位栅电容，W/L为晶体管的宽长比，μCox随工艺偏差较大。由此，当提供一个与多晶硅电阻Rpoly成反比的电流，就可以做到I0 Rpoly与工艺无关，因此只要做到
V1受β随工艺变化造成的偏差就可以显著减小。
请参阅图3，显示为本实用新型的全波整流器电路于一实施例中的输入电压输出电流变化曲线图。如图3所示，呈现了未串联电阻时输入电压-输出电流的变化曲线，其与x轴的交点(即Iout＝0时)为
K为非对称输入级的晶体管大小比值，ID1+ID4为所述第一晶体管和所述第四晶体管的沟道电流之和，ID2+ID3为所述第二晶体管和所述第三晶体管的沟道电流之和。
请参阅图4，显示为本实用新型的全波整流器电路于一实施例中的全波整流仿真效果图。如图4所示，通过PVT变化衡量本实用新型全波整流器电路应用于对数放大器的准确度，比如对同一个信号，在典型芯片中的RSSI电路检测应判定其功率为10dBm，但是大规模量产时由于工艺偏差，有的芯片处于快工艺角(Fast Corner)或者慢工艺角(SlowCorner)，导致其判定功率可能为12dBm或者8dBm，这就引入了±2dB或的工艺偏差。本实用新型所述对数放大器可以减小该误差。通过在第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4上分别串一个电阻，通过所串联电阻对电流的承接保持一个恒定，来实现准确度，使电路更加稳定。于实际应用中，通过蒙特卡洛仿真结果可知，现有技术若PVT变化为-4～+3DB，本实用新型通过电路改进可以实现PVT变化缩小为-3～+2DB或者更小。
本实用新型所述的对数放大器包括：如上所述的全波整流器电路。
本实用新型所述对数放大器应用于RSSI(Received Signal StrengthIndication，接收信号强度指示)信号检测，目的是测量动态范围非常宽的检测信号的输入功率。其特点是横坐标必须是输入功率的对数，纵坐标为线性变化，它的动态范围非常大，例如范围从1倍的功率到1000倍的功率，在对数域上呈线性分布。
本实用新型所述对数放大器的应用场景可以是有线的或无线的收发器的接收端，接收端信号好或者不好可能相差几十DB，甚至1000倍以上。
在雷达、通信和遥测等系统中，接收机输入信号的动态范围通常很宽，信号幅度常会在很短时间间隔内从几微伏变化到几伏，但输出信号应保持在几十毫伏到几伏范围内。采用对数放大器可以满足这种要求，它能使弱信号得到高增益放大，对于强信号则自动降低增益，避免饱和。
请参阅图5，显示为本实用新型的全波整流器电路于一实施例中的对数放大器应用示意图。如图5所示，将本实用新型的全波整流器电路应用于对数放大器中。其中，对数放大器还包括直流偏置消除环路、多级放大及LPF(Low Pass Filter，低通滤波器)等，使用多级放大和逐级限幅的器件，由此以分段方式产生出一个非常接近的近似对数特性。在这些逐级压缩对数放大器中，每几个低增益放大级就包括了一个整流器，即本实用新型的全波整流器电路，这些整流器的输出相加起来，产生一个经过滤波的电压，这个电压则是以分贝为单位的平均功率测量值，实现(Received Signal Strength Indication，接收信号强度指示)功能。
本实用新型所述的芯片包括：如上所述的对数放大器。具体地，本实用新型中包括全波整流器电路的对数放大器可以集成为芯片。
综上所述，本实用新型所述全波整流器电路、对数放大器及芯片通过在每个晶体管的源极串联电阻，提供一个与电阻成反比的电流，降低了阈值对于工艺的敏感度，从而更进一步减小工艺变化所引起的偏差，使得改进后的全波整流器电路应用于对数放大器时PVT变化误差进一步缩小。本实用新型有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (9)
1.一种全波整流器电路，其特征在于，所述全波整流器电路包括：
沟道电流单元，包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；
电流差分单元，与所述沟道电流单元连接，输出所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管组合形成的电流差值；
工艺偏差调节单元，串联于所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的源极路径中；
电流源，与所述工艺偏差调节单元连接，向所述工艺偏差调节单元提供偏差调节电流。
2.根据权利要求1所述的全波整流器电路，其特征在于：
所述第一晶体管的栅极为正向电压输入端，所述第二晶体管的栅极为负向电压输入端。
3.根据权利要求1所述的全波整流器电路，其特征在于：
所述电流差分单元包括第一电流支路和第二电流支路；
所述第一电流支路的电流为所述第一晶体管和所述第四晶体管的沟道电流之和，所述第二电流支路的电流为所述第二晶体管和所述第三晶体管的沟道电流之和。
4.根据权利要求1所述的全波整流器电路，其特征在于，所述工艺偏差调节单元包括：第一电阻、第二电阻、第三电阻和第四电阻；
所述第一电阻的一端与所述第一晶体管的源极连接，所述第二电阻的一端与所述第二晶体管的源极连接，所述第三电阻的一端与所述第三晶体管的源极连接，所述第四电阻的一端与所述第四晶体管的源极连接。
5.根据权利要求4所述的全波整流器电路，其特征在于，所述电流源包括：第一电流源和第二电流源；
所述第一电阻的另一端、所述第二电阻的另一端均与所述第一电流源的一端连接，所述第三电阻的另一端、所述第四电阻的另一端均与所述第二电流源的一端连接。
6.根据权利要求5所述的全波整流器电路，其特征在于：
所述第一电流源的另一端与所述第二电流源的另一端连接，以使所述第一电流源的电流方向与所述第二电流源的电流方向相反。
7.根据权利要求4所述的全波整流器电路，其特征在于：
所述第一电阻、所述第二电阻、所述第三电阻和所述第四电阻均为多晶硅电阻。
8.一种对数放大器，其特征在于，包括：权利要求1至7任一项所述的全波整流器电路。
9.一种芯片，其特征在于，包括：权利要求8所述的对数放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220083145.2U CN216774631U (zh) | 2022-01-12 | 2022-01-12 | 全波整流器电路、对数放大器及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220083145.2U CN216774631U (zh) | 2022-01-12 | 2022-01-12 | 全波整流器电路、对数放大器及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216774631U true CN216774631U (zh) | 2022-06-17 |
Family
ID=81977714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220083145.2U Active CN216774631U (zh) | 2022-01-12 | 2022-01-12 | 全波整流器电路、对数放大器及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216774631U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115149775A (zh) * | 2022-08-12 | 2022-10-04 | 南京金阵微电子技术有限公司 | 基于接口驱动电路的校正电路及校正方法 |
-
2022
- 2022-01-12 CN CN202220083145.2U patent/CN216774631U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115149775A (zh) * | 2022-08-12 | 2022-10-04 | 南京金阵微电子技术有限公司 | 基于接口驱动电路的校正电路及校正方法 |
| CN115149775B (zh) * | 2022-08-12 | 2023-10-20 | 南京金阵微电子技术有限公司 | 基于接口驱动电路的校正电路及校正方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
| JP4442746B2 (ja) | 指数関数発生器及びそれを用いた可変利得増幅器 | |
| CN1747367B (zh) | 接收信号强度测量电路和检测电路以及无线接收机 | |
| TW201306630A (zh) | 平方電路、積體電路、無線通訊單元以及相關方法 | |
| US8581574B2 (en) | Logarithmic mean-square power detector | |
| US20230276380A1 (en) | Automatic gain control system, control method, power detector and radio frequency receiver | |
| US20090072905A1 (en) | Variable gain amplifier having wide gain variation and wide bandwidth | |
| US20040164784A1 (en) | Amplifier circuit | |
| CN216774631U (zh) | 全波整流器电路、对数放大器及芯片 | |
| CN110086487B (zh) | 一种宽带大动态范围对数检波器 | |
| Song et al. | An accurate dB-linear CMOS VGA based on double duplicate biasing technique | |
| Shaterian et al. | Analysis and design of the true piecewise approximation logarithmic amplifiers | |
| CN112491369B (zh) | 一种传感器信号处理电路 | |
| US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
| US11321543B2 (en) | Logarithmic amplifier | |
| CN115498970A (zh) | 放大电路、差分放大电路和放大器 | |
| Su et al. | A highly linear low power envelope detector | |
| US8009824B2 (en) | Line driver with active termination | |
| Kiela et al. | Design of a linear-in-dB power detector in 65nm CMOS technology | |
| US7474155B2 (en) | Power amplifier | |
| CN110460312A (zh) | 一种宽带输出阻抗稳定的低噪声放大器 | |
| US6750713B1 (en) | Variable gain amplifier | |
| CN210405325U (zh) | 功率检测器 | |
| Lu et al. | A wideband BiCMOS variable gain amplifier with novel continuous dB-linear gain control and temperature compensation | |
| TWI768926B (zh) | 訊號強度指標電路與傳輸電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |