CN216773264U - 一种锑化铟平面型焦平面探测器芯片 - Google Patents

Abstract

本实用新型涉及一种锑化铟平面型焦平面探测器芯片，属于红外探测器技术领域。所述探测器芯片包括锑化铟晶片、第一P型掺杂区、第二P型掺杂区、钝化膜以及金属电极；钝化膜沉积在含有第一P型掺杂区和第二P型掺杂区的锑化铟晶片的一个表面上，与第一P型掺杂区相对应的钝化膜区域加工有欧姆孔，金属电极沉积在欧姆孔内以及欧姆孔周围的钝化膜上，且沉积的金属电极与第二P型掺杂区对应的钝化膜区域不接触。本实用新型通过对探测器芯片内部P型掺杂区的结构设计，解决了像元区之间的串音问题，同时也能降低漏电流，为优化探测器芯片串音和漏电流提供了一种有效途径，推进了红外探测器行业的发展。

Description

一种锑化铟平面型焦平面探测器芯片

技术领域

本实用新型涉及一种锑化铟平面型焦平面探测器芯片，属于红外探测器技术领域。

背景技术

InSb是一种Ⅲ－Ⅴ族窄禁带化合物半导体，是目前研制3μm～5μm波段红外焦平面阵列的重要半导体材料。在中波探测领域，InSb焦平面探测器具有生产成本低、均匀性高、性能稳定等独特的优势。目前，市场上InSb焦平面芯片有两种结构：台面型结构和平面型结构。其中，台面型结构的InSb焦平面芯片具有工艺简单，串音小，结面积可控的优点，但是对钝化工艺要求极高，表面漏电流不易控制；平面型结构可以较好的弥补台面型结构的缺点，但是平面型结构的InSb焦平面芯片串音较大，严重影响探测器的性能。

实用新型内容

针对上述两种InSb焦平面芯片结构存在的不足，本实用新型提供一种锑化铟平面型焦平面探测器芯片，在传统结构的基础上，通过在像元中心区增加第一P型掺杂区以及在两个像元之间增加第二P型掺杂区，能够有效的抑制探测器芯片像元间的串音，同时也能降低漏电流，从而大大提高探测器的性能。

本实用新型的目的是通过以下技术方案实现的。

一种锑化铟平面型焦平面探测器芯片，所述探测器芯片包括锑化铟晶片、第一P型掺杂区、第二P型掺杂区、钝化膜以及金属电极；

锑化铟晶片的导电类型为N型；锑化铟晶片的表面划痕数量优选小于3条，腐蚀坑密度优选小于25个/cm²；

第一P型掺杂区是在锑化铟晶片的像元中心区掺杂为P型，第二P型掺杂区是在相邻两个第一P型掺杂区之间的非掺杂区掺杂成为P型，第一P型掺杂区和第二P型掺杂区不接触；

钝化膜为氧化硅膜、氮化硅膜或者氧化铝膜中的一种，厚度优选100nm～700nm；

金属电极从上到下是由金(Au)膜、铂(Pt)膜、镍(Ni)膜、钛(Ti)膜按顺序组成的复合膜，金膜的厚度优选150nm～200nm，铂膜的厚度优选30nm～60nm，镍膜的厚度优选20nm～40nm，钛膜的厚度优选20nm～40nm；

钝化膜沉积在含有第一P型掺杂区和第二P型掺杂区的锑化铟晶片的一个表面上，与第一P型掺杂区相对应的钝化膜区域加工有欧姆孔，金属电极沉积在欧姆孔内以及欧姆孔周围的钝化膜上，且沉积的金属电极与第二P型掺杂区对应的钝化膜区域不接触，该探测器芯片在第一P型掺杂区和第二P型掺杂区的配合作用下，仅依靠PN结的内建电场收集N区产生的光生载流子，阻止两个像元区之间载流子的互扩散，大大抑制了像元区之间的串音。

另外，第一P型掺杂区和第二P型掺杂区的掺杂源可以选用铍离子，掺杂方式可以选择离子注入放手，相应地，注入能量优选为100keV～200keV，注入剂量优选为(1～8)×10¹⁴/cm³。

进一步地，两个相邻像元区中心之间的距离为10μm～30μm；像元区中的第一P型掺杂区形状优选为圆形或正方形，圆形直径或正方形的内切圆直径优选为5μm～25μm；第二P型掺杂区形状优选为长条矩形，长条矩形的宽度优选为1μm～2μm。

可以采用如下方法制备所述锑化铟平面型焦平面探测器芯片：

(1)先采用直拉法制备锑化铟晶锭，再进行切片获得锑化铟晶片；

(2)采用PECVD(等离子体增强化学的气相沉积)技术或者ICPCVD(电感耦合等离子体化学气相沉积)技术在锑化铟晶片待掺杂的表面沉积一层保护膜；

(3)采用PECVD技术或者ICPCVD技术在保护膜上沉积一层扩散阻挡膜；

(4)采用ICP刻蚀(电感耦合等离子刻蚀)技术或RIE刻蚀(反应离子刻蚀)技术刻蚀扩散阻挡膜和保护膜，形成待掺杂扩散区域；以铍离子为掺杂源，采用离子注入方式在待掺杂扩散区域进行扩散掺杂，相应地形成第一P型掺杂区以及第二P型掺杂区；

(5)采用湿法腐蚀去除锑化铟晶片上的扩散阻挡膜和保护膜；

(6)采用PECVD技术、ICPCVD技术或ALD(原子层沉积)技术在含有第一P型掺杂区和第二P型掺杂区的锑化铟晶片表面沉积一层钝化膜；

(7)采用ICP刻蚀技术或者RIE刻蚀技术在与第一P型掺杂区相对应的钝化膜区域刻蚀钝化膜，在钝化膜上形成欧姆孔；

(8)采用磁控溅射工艺按照从欧姆孔内部到钝化膜表面的顺序依次溅射钛膜、镍膜、铂膜、金膜，再采用金属剥离的方式进行成型，形成金属电极，即完成所述探测器芯片的制备。

其中，保护膜为氧化硅膜或者氮化硅膜中的一种，厚度优选80nm～120nm；扩散阻挡膜为氧化硅膜或者氮化硅膜中的一种，厚度优选500nm～700nm；步骤(4)中，扩散阻挡膜和保护膜的刻蚀功率优选为100W～300W；步骤(5)中，选用氢氟酸(HF)与水按照1：(1～5)体积比配制的混合液作为湿法腐蚀的腐蚀液，腐蚀时间优选为5min～15min；步骤(7)中，钝化膜的刻蚀功率优选为100W～300W。

有益效果：

本实用新型主要通过对探测器芯片内部P型掺杂区的结构设计，即在像元中心区增加第一P型掺杂区以及在两个像元之间增加第二P型掺杂区，并在第一P型掺杂区对应的区域制备金属电极以及第二P型掺杂区对应的区域不制备金属电极，仅依靠PN结的内建电场收集N区产生的光生载流子，阻止两个像元区之间载流子的互扩散，从而大大抑制了像元区之间的串音，同时也能降低漏电流，进而提高了探测器的性能。另外，所述探测器芯片的结构简单，易于制备，为优化探测器芯片串音和漏电流提供了一种有效途径，推进了红外探测器行业的发展。

附图说明

图1为实施例1中所述锑化铟平面型焦平面探测器芯片的结构示意图。

图2为实施例1中第一P型掺杂区和第二P型掺杂区的结构示意图。

其中，1-锑化铟晶片，2-P型掺杂区，201-第一P型掺杂区，202-第二P型掺杂区，3-钝化膜，4-欧姆孔，5-金属电极。

具体实施方式

下面结合具体实施方式对本实用新型作进一步阐述，其中，所述方法如无特别说明均为常规方法，所述原材料如无特别说明均能从公开商业途径获得。

实施例1

一种锑化铟平面型焦平面探测器芯片，所述探测器芯片包括锑化铟晶片1、第一P型掺杂区201、第二P型掺杂区202、钝化膜3以及金属电极5，如图1所示；

所述探测器芯片的具体制备步骤如下：

(1)先采用直拉法制备锑化铟晶锭，再进行切片获得导电类型为N型的锑化铟晶片1，锑化铟晶片1表面有2条划痕以及密度为20个/cm²的腐蚀坑，且无粘污；

(2)采用ICPCVD技术在锑化铟晶片1待掺杂的的表面沉积一层厚度为100nm的氧化硅膜作为保护膜；

(3)采用ICPCVD技术在保护膜上沉积一层厚度为600nm的氮化硅膜作为扩散阻挡膜；

(4)两个像元区中心之间的距离为15μm，先采用光刻机、掩膜版将扩散孔刻印在扩散阻挡膜上，再采用RIE刻蚀设备在扩散阻挡膜和保护膜对应的像元区进行刻蚀，在200W下刻蚀形成边长为9μm的正方形作为第一待掺杂的扩散区域；采用RIE刻蚀设备在扩散阻挡膜和保护膜对应的两个像元区之间的区域进行刻蚀，在200W下刻蚀形成宽度为1.5μm的长条矩形作为第二待掺杂的扩散区域；以铍离子为掺杂源，采用离子注入方式在第一待掺杂的扩散区域以及第二待掺杂的扩散区域进行扩散掺杂，注入能量为120keV，注入剂量为3×10¹⁴/cm³，相应地形成P型掺杂区2(包括第一P型掺杂区201和第二P型掺杂区202，如图2所示)；

(5)以氢氟酸与水按照1:2的体积比配制的混合液作为腐蚀液，采用湿法腐蚀去除锑化铟晶片1上的扩散阻挡膜和保护膜，腐蚀时间为8min；

(6)采用PECVD技术在含有P型掺杂区2的锑化铟晶片1表面上沉积一层厚度为400nm的氧化硅膜作为钝化膜3；

(7)采用RIE刻蚀技术在与第一P型掺杂区201相对应的钝化膜3区域刻蚀钝化膜3，刻蚀功率为150W，刻蚀时间为14min，在钝化膜3上形成欧姆孔4；

(8)采用磁控溅射工艺按照从欧姆孔4内部到钝化膜3表面的顺序依次溅射厚度为20nm的钛膜、厚度为30nm的镍膜、厚度为40nm的铂膜、厚度为150nm的金膜；之后先用纯丙酮浸泡10min，再用乙醇清洗5min剥离钝化膜3表面多余的金属和丙酮残留，形成金属电极5，即完成所述探测器芯片的制备。

实施例2

一种锑化铟平面型焦平面探测器芯片，所述探测器芯片包括锑化铟晶片1、第一P型掺杂区201、第二P型掺杂区202、钝化膜3以及金属电极5；

所述探测器芯片的具体制备步骤如下：

(1)先采用直拉法制备锑化铟晶锭，再进行切片获得导电类型为N型的锑化铟晶片1，锑化铟晶片1表面有3条划痕以及密度为23个/cm²的腐蚀坑，且无粘污；

(2)采用PECVD技术在锑化铟晶片1待掺杂的表面沉积一层厚度为110nm的氧化硅膜作为保护膜；

(3)采用ICPCVD技术在保护膜上沉积一层厚度为500nm的氮化硅膜作为扩散阻挡膜；

(4)两个像元区中间距离为15μm，先采用光刻机、掩膜版将扩散孔刻印在扩散阻挡膜上，再采用RIE刻蚀设备在扩散阻挡膜和保护膜对应的像元区进行刻蚀，在180W下刻蚀形成直径为8μm的圆形作为第一待掺杂的扩散区域；采用RIE刻蚀设备在扩散阻挡膜和保护膜对应的两个像元区之间的区域进行刻蚀，在180W下刻蚀形成宽度为2μm的长条矩形作为第二待掺杂的扩散区域；以铍离子为掺杂源，采用离子注入方式在第一待掺杂的扩散区域以及第二待掺杂的扩散区域进行扩散掺杂，注入能量为160keV，注入剂量为2×10¹⁴/cm³，相应地形成P型掺杂区2(包括第一P型掺杂区201和第二P型掺杂区202)；

(5)以氢氟酸与水按照1:3的体积比配制的混合液作为腐蚀液，采用湿法腐蚀去除锑化铟晶片1上的扩散阻挡膜和保护膜，腐蚀时间为10min；

(6)采用PECVD技术在含有P型掺杂区2的锑化铟晶片1表面上沉积一层厚度为300nm的氮化硅膜作为钝化膜3；

(7)采用RIE刻蚀技术在与第一P型掺杂区201相对应的钝化膜3区域刻蚀钝化膜3，刻蚀功率为200W，刻蚀时间为9min，在钝化膜3上形成欧姆孔4；

(8)采用磁控溅射工艺按照从欧姆孔4内部到钝化膜3表面的顺序依次溅射厚度为20nm的钛膜、厚度为20nm的镍膜、厚度为40nm的铂膜、厚度为180nm的金膜；之后先用纯丙酮浸泡10min，再用乙醇清洗5min剥离钝化膜3表面多余的金属和丙酮残留，形成金属电极5，即完成所述探测器芯片的制备。

综上所述，以上仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种锑化铟平面型焦平面探测器芯片，其特征在于：所述探测器芯片包括锑化铟晶片、第一P型掺杂区、第二P型掺杂区、钝化膜以及金属电极；

锑化铟晶片的导电类型为N型；

第一P型掺杂区是在锑化铟晶片的像元中心区掺杂为P型，第二P型掺杂区是在相邻两个第一P型掺杂区之间的非掺杂区掺杂成为P型，第一P型掺杂区和第二P型掺杂区不接触；

钝化膜为氧化硅膜、氮化硅膜或者氧化铝膜中的一种；

金属电极从上到下是由金膜、铂膜、镍膜、钛膜按顺序组成的复合膜；

钝化膜沉积在含有第一P型掺杂区和第二P型掺杂区的锑化铟晶片的一个表面上，与第一P型掺杂区相对应的钝化膜区域加工有欧姆孔，金属电极沉积在欧姆孔内以及欧姆孔周围的钝化膜上，且沉积的金属电极与第二P型掺杂区对应的钝化膜区域不接触。

2.根据权利要求1所述的一种锑化铟平面型焦平面探测器芯片，其特征在于：锑化铟晶片的表面划痕数量小于3条，腐蚀坑密度小于25个/cm²。

3.根据权利要求1所述的一种锑化铟平面型焦平面探测器芯片，其特征在于：钝化膜的厚度为100nm～700nm。

4.根据权利要求1所述的一种锑化铟平面型焦平面探测器芯片，其特征在于：金属电极中，金膜的厚度为150nm～200nm，铂膜的厚度为30nm～60nm，镍膜的厚度为20nm～40nm，钛膜的厚度为20nm～40nm。

5.根据权利要求1所述的一种锑化铟平面型焦平面探测器芯片，其特征在于：两个相邻像元区中心之间的距离为10μm～30μm；像元区中的第一P型掺杂区形状为圆形或正方形，圆形直径或正方形的内切圆直径为5μm～25μm；第二P型掺杂区形状为长条矩形，长条矩形的宽度为1μm～2μm。

Images