CN216748463U - 一种用于航空装置的控制系统 - Google Patents

Abstract

本实用新型公开了一种用于航空装置的控制系统，包括FPGA、供电控制模块、程序存储器、配置器件、时钟电路、CPLD、JTAG1、JTAG2、外围元器件和对外接插件；FPGA内置软核微处理器和IP核，IP核与其对应控制的外围元器件一一连接，在各个IP核及与其对应的外围元器件支持下，实现各接口收发控制；程序存储器与FPGA连接，存储应用程序及数据；配置器件存储FPGA配置文件及串行加载软件；CPLD控制输出电压时序，同时还通过控制4路PWM输出、16路数字量I/O与对外接插件连接与对外接插件连接；JTAG1与CPLD连接，用于下载CPLD逻辑；JTAG2与FPGA连接，用于下载FPGA配置文件到配置器件。本实用新型的控制系统集成度高，体积小，重量轻，且成本低，便于制造。

Description

一种用于航空装置的控制系统

技术领域

本实用新型涉及航空武器控制系统技术领域，尤其涉及一种用于航空装置的控制系统。

背景技术

随着我国经济的高速发展，微电子技术、计算机技术和自动化技术也得到了迅速的发展，应用范围也越来越广；而航空武器发射技术作为现代军工产品，尤其对现代战争，维护国家安定和平起到了举足轻重的作用。所以，将微电子技术、计算机技术和自动化控制技术应用与现代航空武器发射是必要的。

现有技术中航空装置控制系统采用如附图1所述的嵌入式控制系统，所有的协议芯片、变压器、发送器、收发器、转换器等均单独连接，整体集成度比较低，体积比较大，无法适应小型化的要求，而且现有的控制系统的可靠性和电磁兼容性交叉，进口元器件的购买受限，从根本上已不能适应现代战争的需要。

发明内容

针对上述存在的问题，本实用新型旨在提供一种用于航空装置的控制系统，全部采用国产元器件实现，通过在FPGA中嵌入软核微处理器、使用各种总线接口IP核及合理、紧凑的PCB布局，使其在满足使用要求的基础上具有极小的体积及重量。

为了实现上述目的，本实用新型所采用的技术方案如下：

一种用于航空装置的控制系统，包括FPGA、供电控制模块、程序存储器、配置器件和时钟电路，其特征在于：还包括CPLD、JTAG1、JTAG2、外围元器件和对外接插件；

FPGA内置软核微处理器和IP核，IP核与其对应控制的外围元器件一一连接，在各个IP核及与其对应的外围元器件支持下，实现各接口收发控制；

程序存储器与FPGA连接，存储应用程序及数据；

配置器件与FPGA连接，存储FPGA配置文件及串行加载软件；

CPLD控制输出电压时序；CPLD还通过控制4路PWM输出、16路数字量I/O与对外接插件连接；

JTAG1与CPLD连接，用于下载CPLD逻辑；

JTAG2与FPGA连接，用于下载FPGA配置文件到配置器件；

外围元器件与对外接插件一一对应，实现对外连接；且外围元器件与FPGA内置的IP核配合使用。

进一步的，所述时钟电路包括时钟1和时钟2，时钟1与CPLD连接，提供CPLD工作所需的时钟；时钟2与FPGA连接，提供FPGA工作所需的时钟。

进一步的，所述外围元器件包括BC收发及变压器、RT收发及变压器、4路429收发器、3路CAN收发器、2路232收发器、4路422收发器、8路AD转换器、4路DA转换器和LVDS驱动；

BC收发及变压器与IP核配合实现1553B总线BC协议；

RT收发及变压器与IP核配合实现1553B总线RT协议；

429收发器与IP核配合实现4路ARINC429总线发送和接收功能；

CAN收发器与IP核配合实现3路CAN总线功能；

232收发器与IP核配合实现2路232收发功能；

422收发器与IP核配合实现4路RS422总线发送和接收功能；

AD转换器与IP核配合实现8路模拟量采集功能；

DA转换器与IP核配合实现4路模拟量输出功能；

LVDS驱动与IP核配合实现4路LVDS收发功能。

进一步的，所述供电控制模块有两个，其中一个供电控制模块与CPLD以及外围元器件连接，另一个供电控制模块与FPGA和配置器件连接。

进一步的，所述FPGA内嵌Microblaze处理器软核、1553B BC控制器IP核、1553B RT控制器IP核、ARINC429控制器IP核、CAN总线控制器IP核、RS232控制器IP核、RS422控制器IP核、LVDS控制器IP核、AD控制器IP核、DA控制器IP核及串行加载软件。

本实用新型的有益效果是：与现有技术相比，本实用新型的改进之处在于，

1、本实用新型的航空装置控制系统将现有发射架控制系统中的1553B(BC)协议芯片、1553B(RT)协议芯片、4个ARINC429协议芯片、两个CAN总线协议芯片以及单片机全部集成到FPGA中，集成度高，最终形成的控制系统体积小，重量小，能够很好的适应现代战争的小型化要求；

2、本实用新型的航空装置控制系统全部采用国产的硬件设备，不受进口购买限制，成本低，制造方便；

3、本实用新型的导航空装置控制系统采用的电路可靠性、电磁兼容性都较好，由于1553B通信、ARINC429通信和CAN总线通信协议都集成到了FPGA中，很大程度上减少了通信协议芯片电路，从而相应减小了器件数量、布线数量和电路布局复杂度，因此，在一定程度上提高电路的可靠性与兼容性。

附图说明

图1为现有的航空装置控制系统图。

图2为本实用新型用于航空装置的控制系统的框图。

图3为本实用新型与FPGA和配置器件连接的供电控制模块内电路图。

图4为本实用新型与CPLD以及外围元器件连接的供电控制模块内电路图。

图5为本实用新型JTAG1的电路图。

图6为本实用新型时钟1与CPLD之间的电路图。

图7为本实用新型配置器件电路图。

图8为本实用新型程序存储器内部电路图。

图9为本实用新型对外接插件电路图。

图10为本实用新型JTPG2的电路图。

图11为本实用新型时钟2的电路图。

图12为本实用新型8路AD转换器电路图。

图13为本实用新型4路DA转换器电路图。

图14为本实用新型4路429收发器发送部分电路图。

图15为本实用新型4路429收发器接收部分电路图。

图16为本实用新型3路CAN收发器的电路图。

图17为本实用新型2路232收发器的电路图

图18为本实用新型4路422收发器的电路图。

图19为本实用新型1553B(BC)收发及变压器的电路图。

图20为本实用新型1553B(RT)收发及变压器的电路图。

图21为本实用新型LVDS驱动接收部分的电路图。

图22为本实用新型LVDS驱动发送部分的电路图。

图23为本实用新型FPGA上集成的整体电路图。

图24为本实用新型BANK0的电路图。

图25为本实用新型BANK1的电路图。

图26为本实用新型BANK2的电路图。

图27为本实用新型BANK3的电路图。

图28为本实用新型BANK4的电路图。

图29为本实用新型BANK5的电路图。

图30为本实用新型BANK6的电路图。

图31为本实用新型BANK11的电路图。

图32为本实用新型BANK12的电路图。

图33为本实用新型BANK13的电路图。

图34为本实用新型BANK15的电路图。

图35为本实用新型BANK17的电路图。

图36为本实用新型BANK18的电路图。

图37为本实用新型BANK19的电路图。

图38为本实用新型BANK20的电路图。

图39为本实用新型BANK21的电路图。

图40为本实用新型BANK22的电路图。

图41为本实用新型BANK23的电路图。

图42为本实用新型BANK25的电路图。

图43为本实用新型FPGA内部的GTP引脚的电路图。

图44为本实用新型FPGA的部分供电GND引脚电路图。

图45为本实用新型FPGA的另外一部分供电GND引脚电路图。

图46为本实用新型辅助电路电源引脚、内部核心逻辑电源引脚和输出驱动电源引脚供电的电路图。

图47为本实用新型各个供电的去耦电容电路连接情况。

具体实施方式

为了使本领域的普通技术人员能更好的理解本实用新型的技术方案，下面结合附图和实施例对本实用新型的技术方案做进一步的描述。

参照附图2所示的一种用于航空装置的控制系统，包括FPGA、供电控制模块、程序存储器、配置器件、时钟电路、CPLD、JTAG1、JTAG2、外围元器件和对外接插件；

具体的，

FPGA是整个控制系统的核心器件，内置软核微处理器和自研的IP核，IP核与其对应控制的外围元器件一一连接，在各个IP核及与其对应的外围元器件支持下，实现各接口收发控制；

程序存储器与FPGA连接，存储应用程序及数据；

配置器件与FPGA连接，存储FPGA配置文件及串行加载软件；

CPLD控制输出电压时序；CPLD还通过控制4路PWM输出、16路数字量I/O与对外接插件连接；

JTAG1与CPLD连接，用于下载CPLD逻辑；

JTAG2与FPGA连接，用于下载FPGA配置文件到配置器件；

外围元器件与对外接插件一一对应，实现对外连接；且外围元器件与FPGA内置的IP核配合使用；

进一步的，所述外围元器件包括BC收发及变压器、RT收发及变压器、4路429收发器、3路CAN收发器、2路232收发器、4路422收发器、8路AD转换器、4路DA转换器和4路LVDS驱动器；

BC收发及变压器与IP核配合实现1553B总线BC协议；

RT收发及变压器与IP核配合实现1553B总线RT协议；

429收发器与IP核配合实现4路ARINC429总线发送和接收功能；

CAN收发器与IP核配合实现3路CAN总线功能；

232收发器与IP核配合实现2路232收发功能；

422收发器与IP核配合实现4路RS422总线发送和接收功能；

AD转换器与IP核配合实现8路模拟量采集功能；

DA转换器与IP核配合实现4路模拟量输出功能；

LVDS驱动与IP核配合实现4路LVDS收发功能。

进一步的，所述时钟电路包括时钟1和时钟2，时钟1与CPLD连接，提供CPLD工作所需的时钟；时钟2与FPGA连接，提供FPGA工作所需的时钟。

进一步的，所述供电控制模块有两个，其中一个供电控制模块与CPLD以及外围元器件连接，该供电控制模块将输入的+5V电压转换成1.8V和3.3V，并以先1.8V、后3.3V的次序输出，其中，1.8V给CPLD的内核供电，3.3V给CPLD的IO信号输入以及所有的外围元器件接口电路供电；

另一个供电控制模块与FPGA和配置器件连接，该供电控制模块将+5V电压转换成1.1V、2.5V、3.3V、1.8V，并且按照1.1V、2.5V、3.3V、1.8V的先后次序输出，其中，1.1V、2.5V、3.3V为FPGA供电，1.8V为配置器件供电。

进一步的，对外接插件提供BC、RT、4发4收429、3路CAN、2发2收232收发器、2发2收422、8路AD、4路DA、4路LVDS、PMW输出以及部分通用I/O的对外接口与供电电源的连接。变压器、收发器等起到电平转换和耦合作用，其功能是使得各种通信信号在其满足的电平范围内更稳定性，抗干扰性更强的完成信号的收发。

进一步的，所述FPGA采用verilog和VHDL语言实现接口控制逻辑，内嵌Microblaze处理器软核、1553B BC控制器IP核、1553B RT控制器IP核、ARINC429控制器IP核、CAN总线控制器IP核、RS232控制器IP核、RS422控制器IP核、AD控制器IP核、DA控制器IP核及串行加载软件，主要实现如下功能：

a)具备2路1553B总线通讯，1路BC，1路RT；

b)具备1553B总线系统的32位RTC时钟；

c)具备4路429总线发送通道，波特率可调，发送缓冲区为256字；

d)具备4路429总线接收通道，波特率可调，接收缓冲区为256字；

e)具备2路RS422通讯接口，波特率为115200bps，接收发送缓冲区为16字；

f)具备3路CAN2.0B总线通讯接口，波特率可调，发送缓冲区为1K字节，接收缓冲区为1K字节；

g)具备2路RS232通讯接口，波特率为可调，接收发送缓冲区为16字；

h)具备16路通用IO，输入输出可控制；

i)具备4路LVDS收发通道，接收缓冲区为32字；

j)具备6路RT地址输入功能；

k)具备4路PWR输出功能；

l)具备4路外部中断输出功能；

m)具备1路AD控制器，采用IIC总线协议通讯；

n)具备1路DA控制器，采用并行总线协议通讯；

o)具备串口加载软件功能。

进一步的，本实用新型的控制系统所用主要元器件如下表1所示。

表1航空装置控制系统所用主要元器件列表

名称	型号	厂家	封装	数量
					时钟1	ZAB-LH-D-50M000-DDD	南京中电熊猫晶体	3.2mm×2.5mm	1
时钟2	ZAB-L-D-32M000-DDC	南京中电熊猫晶体	3.2mm×2.5mm	1
					CPLD	SM2C256QG100	深圳国微电子	TQFP100	1
电源芯片	HHPM4644	成都海威华芯	BGA77	2
					FPGA	JXCSX95T	中电五十八所	PBGA1136	1
配置芯片	JXCF128X	中电五十八所	CBGA64	1
					程序存储器	SM25P64	深圳国微电子	CSOP16	1
电压基准	FW584	贵州振华风光	F型CSOP8	1
					1553B变压器	MD001ECC	陕西长岭迈腾	LCCC24	2
429发送器	MTJ8596BSC	陕西长岭迈腾	CSOP16	4
					429接收器	SM8444	深圳国微电子	CSOP20	1
CAN收发器	SM65HVD230D	深圳国微电子	CSOP8	3
					422发送器	SM3030	深圳国微电子	CSOP16	1
422接收器	SM3096	深圳国微电子	CSOP16	1
					232收发器	SM3232	深圳国微电子	CSOP16	1
AD转换器	JAD7998	中电五十八所	CLCC20	1
					DA转换器	HWD8412-5V	成都华微电子	CLCC28	1
对外接插件	CRM412-086-192-9500-918	158厂	86pin	1
					LVDS接收器	SM9A53	深圳国微电子	CSOP16	1
LVDS发送器	SM9A45	深圳国微电子	CSOP16	1

进一步的，本实用新型航空装置控制系统中供电控制模块内电路连接情况如附图3和附图4所示，其中附图3为与FPGA和配置器件连接的供电控制模块内电路图，附图4为与CPLD以及外围元器件连接的供电控制模块内电路图。附图5为JTAG1的电路图，附图6为时钟1与CPLD之间的电路图；附图7为配置器件电路图，附图8为程序存储器内部电路图；对外接插件的电路图如附图9所示，该对外接插件为86脚的接插件；附图10为JTPG2的电路图。附图11为时钟2的电路图；附图12为8路AD转换器电路图，附图13为4路DA转换器电路图，其中DA输出范围为0-2.5V：4路429收发器电路图如附图14和附图15所示，其中附图14为发送部分电路图，附图15为接收部分电路图。3路CAN收发器的电路图如附图16所示，2路232收发器的电路如附图17所示；4路422收发器的电路图如附图18所示。1553B(BC)收发及变压器的电路图如附图19所示，1553B(RT)收发及变压器的电路图如附图20所示。4路LVDS驱动的收发电路如图21和22所示，其中附图21为接收部分电路图，附图22为发送部分电路图。

进一步的，FPGA上集成的整体电路图如附图23所示，其中，BANK0、BANK1、BANK2、BANK3、BANK4、BANK5、BANK6的电路图分别如附图24-30所示；BANK11、BANK12、BANK13的电路图分别如附图31、32、33所示；BANK15、BANK17的电路图分别如附图34、35所示，BANK18、BANK19、BANK20、BANK21、BANK22、BANK23的电路图分别如附图36-41所示；BANK25的电路图如附图42所示。

FPGA内部的GTP引脚的电路图如附图43所示，FPGA的各个供电GND引脚电路图分别如附图44、45所示，辅助电路电源引脚、内部核心逻辑电源引脚和输出驱动电源引脚供电的电路图如附图46所示，其各个供电的去耦电容电路连接情况如附图47所示。

本实用新型的工作原理：首先，该控制系统在外部+5V、±15V上电后，其中一个供电控制模块将外部+5V转换成1.8V和3.3V，并以先1.8V、后3.3V的次序输出。其中，1.8V给CPLD的内核供电，3.3V给CPLD的IO以及控制模块中所有接口电路如1553B、429、232、422等收发器供电。

其次，CPLD上电工作正常后，控制另外个供电控制模块按照1.1V、2.5V、3.3V、1.8V的先后次序输出。其中，1.1V、2.5V、为FPGA供电，3.3V为FPGA及配置器件供电，1.8V为配置器件供电。

然后，在正确供电后，FPGA开始从配置器件读取数据并进行配置。配置完成后，启动事先编好的运行串行加载程序。

最终，串行加载程序启动后，在规定时间内检测是否需要烧写新的应用程序。若在规定时间内与上位机握手成功，则进行应用程序更新，即从规定的CAN总线接收新的应用程序并将其写入到FLASH存储器中；若在规定时间内与上位机握手不成功，则在规定时间后开始将FLASH存储器中的应用程序加载至FPGA内部RAM空间，并启动其运行。

应用程序运行后，所有外围元器件均在应用程序控制下协同工作，完成应用任务。

以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种用于航空装置的控制系统，包括FPGA、供电控制模块、程序存储器、配置器件和时钟电路，其特征在于：还包括CPLD、JTAG1、JTAG2、外围元器件和对外接插件；

FPGA内置软核微处理器和IP核，IP核与其对应控制的外围元器件一一连接，在各个IP核及与其对应的外围元器件支持下，实现各接口收发控制；

程序存储器与FPGA连接，存储应用程序及数据；

配置器件与FPGA连接，存储FPGA配置文件及串行加载软件；

CPLD控制输出电压时序；CPLD还通过控制4路PWM输出、16路数字量I/O与对外接插件连接；

JTAG1与CPLD连接，用于下载CPLD逻辑；

JTAG2与FPGA连接，用于下载FPGA配置文件到配置器件；

外围元器件与对外接插件一一对应，实现对外连接；且外围元器件与FPGA内置的IP核配合使用；

所述外围元器件包括BC收发及变压器、RT收发及变压器、4路429收发器、3路CAN收发器、2路232收发器、4路422收发器、8路AD转换器、4路DA转换器和LVDS驱动；

BC收发及变压器与IP核配合实现1553B总线BC协议；

RT收发及变压器与IP核配合实现1553B总线RT协议；

429收发器与IP核配合实现4路ARINC429总线发送和接收功能；

CAN收发器与IP核配合实现3路CAN总线功能；

232收发器与IP核配合实现2路232收发功能；

422收发器与IP核配合实现4路RS422总线发送和接收功能；

AD转换器与IP核配合实现8路模拟量采集功能；

DA转换器与IP核配合实现4路模拟量输出功能；

LVDS驱动与IP核配合实现4路LVDS收发功能。

2.根据权利要求1所述的一种用于航空装置的控制系统，其特征在于：所述时钟电路包括时钟1和时钟2，时钟1与CPLD连接，提供CPLD工作所需的时钟；时钟2与FPGA连接，提供FPGA工作所需的时钟。

3.根据权利要求1所述的一种用于航空装置的控制系统，其特征在于：所述供电控制模块有两个，其中一个供电控制模块与CPLD以及外围元器件连接，另一个供电控制模块与FPGA和配置器件连接。

4.根据权利要求1所述的一种用于航空装置的控制系统，其特征在于：所述FPGA内嵌Microblaze处理器软核、1553B BC控制器IP核、1553B RT控制器IP核、ARINC429控制器IP核、CAN总线控制器IP核、RS232控制器IP核、RS422控制器IP核、LVDS控制器IP核、AD控制器IP核、DA控制器IP核及串行加载软件。

Images