CN216700015U - 时钟同步装置和增补器系统 - Google Patents

Abstract

本申请公开了一种时钟同步装置和增补器系统，属于电子技术领域。所述时钟同步装置包括：振荡电路，所述振荡电路的输出端输出初始时钟信号；移相器，所述移相器的输入端连接所述振荡电路的输出端；分频器，所述分频器的输入端连接所述移相器的输出端，所述分频器的第一输出端输出对移相后的所述初始时钟信号分频得到的脉冲信号；双稳态触发器，所述双稳态触发器的第一输入端连接所述分频器的第一输出端，所述双稳态触发器的第二输入端连接单秒脉冲信号；计数器，所述计数器的输入端连接所述双稳态触发器的输出端；锁存器，所述锁存器连接所述计数器的输出端。本申请可以帮助实现通信和导航一体化信号在室内环境的稳定大范围覆盖。

Description

时钟同步装置和增补器系统

技术领域

本申请涉及电子技术领域，特别涉及一种时钟同步装置和增补器系统。

背景技术

近年来，定位服务(Location Based Service，LBS)开始广泛进入人们的生活。据统计，在人们所使用的信息中有80％以上与“位置”有关，特别是在公共安全、应急救援、仓储物流、物联网应用等诸多方面，人们对室内外无缝定位的需求在不断的增加。但在例如地下车库、大型商场，医院，地铁等室内场景中，通信和导航一体化信号很难实现全范围覆盖，需要借助系统性布置的信号增补器来实现大型以及复杂内部空间结构建筑物的信号覆盖。

发明内容

本申请提供了一种时钟同步装置和增补器系统，可以帮助实现通信和导航一体化信号在室内环境的稳定大范围覆盖。

第一方面，本申请实施例提供了时钟同步装置，用于包括若干个信号增补器的增补器系统，其特征在于，所述时钟同步装置包括：

振荡电路，所述振荡电路的输出端输出初始时钟信号；

移相器，所述移相器的输入端连接所述振荡电路的输出端；

分频器，所述分频器的输入端连接所述移相器的输出端，所述分频器的第一输出端输出对移相后的所述初始时钟信号分频得到的脉冲信号；

双稳态触发器，所述双稳态触发器的第一输入端连接所述分频器的第一输出端，所述双稳态触发器的第二输入端连接单秒脉冲信号；

计数器，所述计数器的输入端连接所述双稳态触发器的输出端；

锁存器，所述锁存器连接所述计数器的输出端。

在一种可能的实现方式中，所述振荡电路包括石英晶体振荡器。

在一种可能的实现方式中，所述时钟同步装置还包括电压跟随器，所述移相器的输出端经过所述电压跟随器的输入端和输出端连接所述分频器的输入端。

在一种可能的实现方式中，所述时钟同步装置还包括第一整形电路和第二整形电路，

所述分频器的第一输出端经过所述第一整形电路的输入端和输出端连接所述双稳态触发器的第一输入端，

所述单秒脉冲信号经过所述第二整形电路连接至所述双稳态触发器的第二输入端。

在一种可能的实现方式中，所述时钟同步装置还包括滤波器，所述移相器的输出端经过所述滤波器的输入端和输出端连接所述分频器的输入端。

在一种可能的实现方式中，所述滤波器包括运算放大器、第一电容、第二电容、第一电阻、第二电阻、第三电阻和第四电阻，

所述滤波器的输出端连接所述运算放大器的输出端，

所述滤波器的输入端连接所述第一电容的第一端，所述第一电容的第二端连接所述第一电阻的第一端和所述第二电容的第一端，

所述第二电容的第一端连接所述运算放大器的正相输入端和所述第二电阻的第一端，

所述第一电阻的第二端连接所述运算放大器的输出端，

所述第二电阻的第二端连接电压公共端，

所述第三电阻的第一端连接所述运算放大器的反相输入端，所述第三电阻的第二端连接电压公共端，

所述第四电阻的第一端连接所述运算放大器的反相输入端，所述第四电阻的第二端连接所述运算放大器的输出端。

在一种可能的实现方式中，所述时钟同步装置还包括时钟信号输出端口，所述分频器的第二输出端输出对移相后的所述初始时钟信号分频得到的增补器时钟信号，所述分频器的第二输出端连接所述时钟信号输出端口。

在一种可能的实现方式中，所述时钟信号输出端口包括若干个电压跟随器和若干个第一输出端子，每个所述电压跟随器的输入端连接所述分频器的第二输出端，每个所述电压跟随器的输出端分别连接一个所述第一输出端子。

第二方面，本申请实施例提供了一种增补器系统，所述增补器系统包括至少一个上述任意一种时钟同步装置和若干个信号增补器，每个所述信号增补器的时钟信号输入端与一个所述时钟同步装置相连。

在一种可能的实现方式中，每个所述时钟同步装置包括时钟信号输出端口和单秒脉冲信号输出端口，

所述时钟信号输出端口包括若干个第一输出端子，每个所述第一输出端子连接一个所述信号增补器的时钟信号输入端，

所述单秒脉冲信号输出端口包括若干个第二输出端子，每个所述第二输出端子连接一个所述信号增补器的单秒脉冲信号输入端。

可以看出，在所述时钟同步装置中，分频器能够对移相后的初始时钟信号分频得到脉冲信号，双稳态触发器能够基于该脉冲信号的触发与标准的单秒脉冲信号的触发生成表示两者相位差的信号，并能够由计数器进行计数后将相位差数值锁存至锁存器当中。如此，时钟同步装置能够得到所要输出的增补器时钟信号(即对移相后的初始时钟信号依照需求分频得到的信号)与标准的单秒脉冲信号之间的相位时延，该相位时延可以用于校准本地时钟或同步不同信号增补器的时钟，有助于大型室内增补器系统的时钟同步，帮助实现通信和导航一体化信号在室内环境的稳定大范围覆盖。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例中一种时钟同步装置的结构框图；

图2是本申请一个实施例中一种时钟同步装置的原理波形图；

图3是本申请又一实施例中一种时钟同步装置的结构框图；

图4是本申请一个实施例中一种滤波器的电路结构示意图；

图5是本申请一个实施例中一种增补器系统的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

图1是本申请一个实施例中一种时钟同步装置的结构框图，该时钟同步装置示例性地用于实现通信和导航一体化信号的室内覆盖的增补器系统。参见图1，该时钟同步装置包括：振荡电路11、移相器12、分频器13、双稳态触发器14、计数器15和锁存器16；其中，移相器12的输入端连接振荡电路11的输出端，分频器13的输入端连接移相器12的输出端，双稳态触发器14的第一输入端连接分频器13的第一输出端，双稳态触发器14的第二输入端连接单秒脉冲信号PPS，计数器15的输入端连接双稳态触发器14的输出端，锁存器16连接计数器15的输出端。

在一个示例中，振荡电路11包括石英晶体振荡器，其利用电信号频率等于石英晶片固有频率时晶片因压电效应而产生谐振现象的原理产生具有预定频率(比如1Hz)的初始时钟信号Clk0。在时钟同步装置中，初始时钟信号Clk0会经过其他部件的处理形成时钟同步装置所要向增补器输出的增补器时钟信号，使得与该时钟同步装置连接的所有增补器使用同一增补器时钟信号，从而保持彼此之间的时钟同步。

移相器12是用于输入信号的相位的部件。在一个示例中，移相器12包括选择开关和多个具有不同相位改变幅度的移相电路(例如相移分别为180°、90°、45°和22.5°的四个移相电路)，初始时钟信号Clk0在输入移相器12后会依照选择开关的不同开关状态输入至其中一个移相电路，从而该移相电路能够相应地改变初始时钟信号Clk0的相位。其中，选择开关能够在开关信号(由用户控制或自其它装置处接收得到)的作用下改变开关状态，以相应地改变移相器12的工作状态。

分频器13是从输入信号中提取出指定频段的部件。在一个示例中，分频器13包括若干个滤波电路，每个滤波电路选自高通滤波电路、低通滤波电路和带通滤波电路中的一种；每个滤波电路的输入端均连接所述分频器13的输入端，使得分频器13的输入信号能够依照每个滤波电路的滤波特性分离出相应频段的部分。可选地，分频器13包括第一输出端，该分频器13从移相后的初始时钟信号Clk1中提取频率在1Hz左右(例如0.9-1.1Hz、0.95-1.2Hz等)的脉冲信号S1后在分频器13的第一输出端处输出。

双稳态触发器14是具有两个稳定状态的触发器。在一个示例中，其触发方式选自上边沿触发、下边沿触发和脉冲触发；以上边沿触发为例，图1中的双稳态触发器14具有第一输入端和第二输入端，第一输入端处的脉冲信号S1和第二输入端处的单秒脉冲信号PPS都可以在每个上边沿处触发双稳态触发器14翻转自身的状态(比如从逻辑“0”变为逻辑“1”或者从逻辑“1”变为逻辑“0”)。如此，在脉冲信号S1与单秒脉冲信号PPS具有相同周期的情况下，双稳态触发器14的输出信号S2的占空比会与两者的相位差成正比，从而可以由此得到移相后的初始时钟信号Clk1相比于标准单秒脉冲信号PPS的时延。需要说明的是，单秒脉冲信号PPS是时钟同步装置接收到的外部信号，其来源可以例如是GPS(GlobalPositioning System，全球定位系统)模块或BDS(BeiDou Navigation Satellite System，北斗卫星导航系统)模块，并可以根据实际应用需求进行配置。

计数器15是用于检测双稳态触发器14的输出信号S2在每个周期内的波形的部件，锁存器16是用于锁存计数器15的检测结果的部件。在一个示例中，计数器15包括晶闸管和脉冲计数电路，该晶闸管的栅极连接计数器15的输入端，该晶闸管的源极连接标准短脉冲信号(例如频率为1GHz的脉冲信号)，晶闸管的漏极连接该脉冲计数电路的输入端。如此，当计数器15的输入端为晶闸管的开启电平的时段内，标准短脉冲信号经过晶闸管的源极和漏极输入脉冲计数电路，使得脉冲计数电路得到接收到的脉冲的个数。例如，在使用频率为1GHz的标准短脉冲信号时，每个1秒周期内脉冲个数为53意味着输出信号S2在每个周期内处于开启电平的时长为53ns，也意味着脉冲信号S1与单秒脉冲信号PPS之间的时延为53ns。由此，锁存器16可以锁存计数器15输出的脉冲个数，并在需要时进行读取或更新。

可以看出，在所述时钟同步装置中，分频器13能够对移相后的初始时钟信号分频得到脉冲信号，双稳态触发器14能够基于该脉冲信号的触发与标准的单秒脉冲信号的触发生成表示两者相位差的信号，并能够由计数器15进行计数后将相位差数值锁存至锁存器16当中。如此，时钟同步装置能够得到所要输出的增补器时钟信号(即对移相后的初始时钟信号依照需求分频得到的信号)与标准的单秒脉冲信号之间的相位时延，该相位时延可以用于校准本地时钟或同步不同信号增补器的时钟，有助于大型室内增补器系统的时钟同步，帮助实现通信和导航一体化信号在室内环境的稳定大范围覆盖。

作为一种工作原理的示例，图2是本申请一个实施例中一种时钟同步装置的原理波形图。比照图1和图2，本示例中振荡电路11利用石英晶体振荡器生成目标频率为1Hz的正弦波形式的初始时钟信号Clk0，在经过移相器12发生相位改变，变为移相后的初始时钟信号Clk1。分频器13利用输入端与输出端之间的电压比较器或施密特触发器提取得到脉冲位置与正弦波的波峰位置对齐的脉冲信号S1，并与单秒脉冲信号PPS一并输入双稳态触发器14。双稳态触发器14采用边沿触发的方式，在每次脉冲信号S1或单秒脉冲信号PPS的脉冲到来时刻进行一次高电平与低电平之间的翻转，从而在输出端处生成占空比正比于脉冲信号S1与单秒脉冲信号PPS之间的时延的方波形式的输出信号S2。在经过计数器15内部的上述晶闸管之后，脉冲计数电路接收到波形形如图2中计数信号S3的方波包络下的脉冲信号，从而脉冲计数电路可以对每个1秒周期内的脉冲个数进行计数，并将计数结果锁存至锁存器16中。应理解的是，为图示清晰，图2中各信号的波形形状有所夸张，本领域技术人员应理解为示意波形。

图3是本申请又一实施例中一种时钟同步装置的结构框图。参见图3，该时钟同步装置在图1所示结构的基础之上，还包括电压跟随器/滤波器17、第一整形电路18A、第二整形电路18B和时钟信号输出端口19。

电压跟随器/滤波器17可以选自：两个串联的反相器、以运算放大器为核心的电压跟随器、LC滤波电路、包括运算放大器的有源滤波器中的至少一种。参见图2，移相器12的输出端经过电压跟随器/滤波器17的输入端和输出端连接分频器13的输入端，如此可以减少或避免噪声或干扰信号输入至分频器13的输入端继而影响时钟同步装置的输出稳定性。

作为一种示例，图4是本申请一个实施例中一种滤波器的电路结构示意图。参见图4，该滤波器17包括运算放大器CP1、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4，并具有如下的连接关系：滤波器的输入端连接第一电容C1的第一端，滤波器的输出端连接运算放大器CP1的输出端，第一电容C1的第二端连接第一电阻R1的第一端和第二电容C2的第一端，第二电容C2的第一端连接运算放大器CP1的正相输入端和第二电阻的第一端，第一电阻R1的第二端连接运算放大器CP1的输出端，第二电阻R2的第二端连接电压公共端GND，第三电阻R3的第一端连接运算放大器CP1的反相输入端，第三电阻R3的第二端连接电压公共端GND，第四电阻R1的第一端连接运算放大器CP1的反相输入端，第四电阻R4的第二端连接运算放大器CP1的输出端。基于上述结构，该滤波器17可以实现二阶有源高通滤波器的功能，在第一电阻R1的阻值为r1、第二电阻的阻值为r2、第三电阻阻值为r3、第四电阻阻值为r4、第一电容C1的电容值为c1、第二电容C2的电容值为c2的情况下，该滤波器17的放大倍数Av＝1+r4/r3，截止频率

第一整形电路18A和第二整形电路18B中的每一个都可以各自包括滤波器、电压跟随器、反相器、运算放大器、整流桥、二极管中的至少一个，以使脉冲信号S1和/或单秒脉冲信号PPS以更加理想的波形形状输入至双稳态触发器14中。参见图3，在一个示例中，分频器13的第一输出端经过第一整形电路18A的输入端和输出端连接双稳态触发器14的第一输入端，单秒脉冲信号PPS经过第二整形电路18B连接至双稳态触发器14的第二输入端，第一整形电路18A和第二整形电路18B可以帮助应对脉冲信号S1和单秒脉冲信号PPS中的噪声、波形畸变、冲击电流等问题，避免双稳态触发器14的输出信号S2出现非正常的抖动或者畸变。

时钟信号输出端口19是时钟同步装置用于输出增补器时钟信号的端口。参见图3，在一个示例中，分频器13的第二输出端连接时钟信号输出端口19，该时钟信号输出端口19包括若干个电压跟随器(由两个串联的反相器组成)和若干个第一输出端子，每个电压跟随器的输入端连接分频器的第二输出端，每个电压跟随器的输出端分别连接一个第一输出端子。如此，时钟同步装置可以利用分频器13的分频功能输出所需波形的增补器时钟信号，并且该增补器时钟信号相较于单秒脉冲信号PPS的时延可以通过上述过程锁存中锁存器16当中。

应理解的是，依据应用需求的不同，所述时钟同步装置还可以包括不限于图1和图3所示结构以外的其他结构，例如控制器、通信模块、频率测量电路、频率校正电路、解码电路、编码电路、分频控制电路、移相控制电路等等。

图5是本申请一个实施例中一种增补器系统的结构示意图。参见图5，该增补器系统可以包括至少一个时钟同步装置10(图5中以一个作为示例)和若干个信号增补器20，每个信号增补器20的时钟信号输入端与一个时钟同步装置10相连。其中，所述时钟同步装置10可以是上文述及的任意一种时钟同步装置10。在一个示例中，每个时钟同步装置10包括时钟信号输出端口和单秒脉冲信号输出端口，时钟信号输出端口包括若干个第一输出端子，每个第一输出端子连接一个信号增补器的时钟信号输入端，单秒脉冲信号输出端口包括若干个第二输出端子，每个第二输出端子连接一个信号增补器的单秒脉冲信号输入端。例如，参见图5，在时钟同步装置10所具有的16个输出端子中，8个信号增补器20中的每一个分别连接其中的一个第一输出端子和一个第二输出端子，以从时钟同步装置处接收增补器时钟信号和单秒脉冲信号PPS。而且，8个信号增补器20可以各自具有多个发射通道，每个发射通道都可以独立地发射通信和导航一体化信号。

需要说明的是，在上述任意一种电路结构中，任一电阻可以采用多个具有串联结构和/或并联结构的电阻器实现，任一电容可以采用多个具有串联结构和/或并联结构的电容器来实现。

上述所有可选技术方案，可以采用任意结合形成本实用新型的可选实施例，在此不再一一赘述。

上述仅为本实用新型的可选实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种时钟同步装置，用于包括若干个信号增补器的增补器系统，其特征在于，所述时钟同步装置包括：

振荡电路，所述振荡电路的输出端输出初始时钟信号；

移相器，所述移相器的输入端连接所述振荡电路的输出端；

分频器，所述分频器的输入端连接所述移相器的输出端，所述分频器的第一输出端输出对移相后的所述初始时钟信号分频得到的脉冲信号；

双稳态触发器，所述双稳态触发器的第一输入端连接所述分频器的第一输出端，所述双稳态触发器的第二输入端连接单秒脉冲信号；

计数器，所述计数器的输入端连接所述双稳态触发器的输出端；

锁存器，所述锁存器连接所述计数器的输出端。

2.根据权利要求1所述的时钟同步装置，其特征在于，所述振荡电路包括石英晶体振荡器。

3.根据权利要求1所述的时钟同步装置，其特征在于，所述时钟同步装置还包括电压跟随器，所述移相器的输出端经过所述电压跟随器的输入端和输出端连接所述分频器的输入端。

4.根据权利要求3所述的时钟同步装置，其特征在于，所述时钟同步装置还包括第一整形电路和第二整形电路，

所述分频器的第一输出端经过所述第一整形电路的输入端和输出端连接所述双稳态触发器的第一输入端，

所述单秒脉冲信号经过所述第二整形电路连接至所述双稳态触发器的第二输入端。

5.根据权利要求1所述的时钟同步装置，其特征在于，所述时钟同步装置还包括滤波器，所述移相器的输出端经过所述滤波器的输入端和输出端连接所述分频器的输入端。

6.根据权利要求5所述的时钟同步装置，其特征在于，所述滤波器包括运算放大器、第一电容、第二电容、第一电阻、第二电阻、第三电阻和第四电阻，

所述滤波器的输出端连接所述运算放大器的输出端，

所述滤波器的输入端连接所述第一电容的第一端，所述第一电容的第二端连接所述第一电阻的第一端和所述第二电容的第一端，

所述第二电容的第一端连接所述运算放大器的正相输入端和所述第二电阻的第一端，

所述第一电阻的第二端连接所述运算放大器的输出端，

所述第二电阻的第二端连接电压公共端，

所述第三电阻的第一端连接所述运算放大器的反相输入端，所述第三电阻的第二端连接电压公共端，

所述第四电阻的第一端连接所述运算放大器的反相输入端，所述第四电阻的第二端连接所述运算放大器的输出端。

7.根据权利要求1所述的时钟同步装置，其特征在于，所述时钟同步装置还包括时钟信号输出端口，所述分频器的第二输出端输出对移相后的所述初始时钟信号分频得到的增补器时钟信号，所述分频器的第二输出端连接所述时钟信号输出端口。

8.根据权利要求7所述的时钟同步装置，其特征在于，所述时钟信号输出端口包括若干个电压跟随器和若干个第一输出端子，每个所述电压跟随器的输入端连接所述分频器的第二输出端，每个所述电压跟随器的输出端分别连接一个所述第一输出端子。

9.一种增补器系统，其特征在于，所述增补器系统包括至少一个如权利要求1至8中任一项所述的时钟同步装置和若干个信号增补器，每个所述信号增补器的时钟信号输入端与一个所述时钟同步装置相连。

10.根据权利要求9所述的增补器系统，其特征在于，每个所述时钟同步装置包括时钟信号输出端口和单秒脉冲信号输出端口，

所述时钟信号输出端口包括若干个第一输出端子，每个所述第一输出端子连接一个所述信号增补器的时钟信号输入端，

所述单秒脉冲信号输出端口包括若干个第二输出端子，每个所述第二输出端子连接一个所述信号增补器的单秒脉冲信号输入端。

Images