CN216596226U - 单硬件接口烧录多芯片电路、控制板及电子设备 - Google Patents
单硬件接口烧录多芯片电路、控制板及电子设备 Download PDFInfo
- Publication number
- CN216596226U CN216596226U CN202123011551.2U CN202123011551U CN216596226U CN 216596226 U CN216596226 U CN 216596226U CN 202123011551 U CN202123011551 U CN 202123011551U CN 216596226 U CN216596226 U CN 216596226U
- Authority
- CN
- China
- Prior art keywords
- burning
- microcontroller
- circuit
- interface
- communication signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Microcomputers (AREA)
Abstract
本实用新型公开一种单硬件接口烧录多芯片电路、控制板及电子设备,该单硬件接口烧录多芯片电路包括:烧录接口、N个微控制器以及N个通讯信号控制电路;其中,第N个所述微控制器,用于将自所述烧录接口接入的烧录程序进行写入,并在写入完成时,控制第N+1个所述通讯信号控制电路导通,以控制第N+1个所述微控制器将自所述烧录接口及第N+1个所述通讯信号控制电路接入的烧录程序进行写入;其中,N≥1;本实用新型可以解决烧录接口数量多不利于提升电路功率密度的问题。
Description
技术领域
本实用新型涉及芯片烧录技术领域,特别涉及一种单硬件接口烧录多芯片电路、控制板及电子设备。
背景技术
目前,在控制板中,控制程序通过烧录接口写入微控制器,通过微控制器的控制实现控制板的相关功能。现有的芯片烧录采用单硬件接口烧录单芯片的电路方案,在烧录模式时,CPU(Central Processing Unit)通过单烧录接口给单微控制器写入程序。采用单硬件接口烧录单芯片的电路方案,在使用时,只能为一片微控制器烧录程序,当控制板上有多片微控制器时,烧录接口增多,占用印制电路板面积较大,不利于提升功率密度。
实用新型内容
本实用新型的主要目的是提出一种单硬件接口烧录多芯片电路,旨在解决烧录接口数量多不利于提升电路功率密度的问题。
为实现上述目的,本实用新型提出的单硬件接口烧录多芯片电路,包括:
烧录接口,包括烧录信号接入端和通讯端,用于接入上位机;
N个微控制器,每一所述微控制器的烧录触发端与所述烧录接口的烧录信号接入端连接;
N个通讯信号控制电路,每一所述通讯信号控制电路的输入端与烧录接口的通讯端连接,每一所述通讯信号控制电路的输出端与一所述微控制器的信号传输端连接;每一所述通讯信号控制电路的受控端与上一级所述微控制器的控制端连接;其中,
第N个所述微控制器,用于将自所述烧录接口接入的烧录程序进行写入,并在写入完成时,控制第N+1个所述通讯信号控制电路导通,以控制第N+1个所述微控制器将自所述烧录接口及第N+1个所述通讯信号控制电路接入的烧录程序进行写入;其中,N≥1。
可选地,在N=1时,第1个所述微控制器还用于在写入完成时,控制第1个所述通讯信号控制电路关闭;
在N≥2时,第N个所述微控制器还用于在写入完成时,输出关闭触发信号至第N-1个所述微控制器,以触发第N-1个所述微控制器控制第N个所述通讯信号控制电路关闭。
可选地,其特征在于,在N=1时,第1个所述微控制器还用于在接收到上位机输出的烧录信号时,控制第一个所述通讯信号控制电路导通,以将自所述烧录接口及第1个所述通讯信号控制电路接入的烧录程序进行写入。
可选地,第N个所述微控制器的控制端还与第N个所述通讯信号控制电路的受控端连接;
第N个所述微控制器还用于在写入完成时,控制第N个所述通讯信号控制电路关闭。
可选地,每一所述通讯信号控制电路包括:
第一开关电路,所述第一开关电路的输入端与同级所述微控制器的信号发送端连接,所述第一开关电路的输出端与所述烧录接口的通讯接收端连接,所述第一开关电路的受控端与上一级所述微控制器的控制端连接;
第二开关电路,所述第二开关电路的输入端与所述烧录接口的通讯发送端连接,所述第二开关电路的输出端与同级所述微控制器的信号接收端连接,所述第二开关电路的受控端与上一级所述微控制器的控制端连接;
所述第一开关电路及第二开关电路用于在上一级所述微控制器的控制下导通,以使对应的所述微控制器将自所述烧录接口接入的烧录程序进行写入。
可选地,所述第一开关电路包括第一反相器及第一三态门,所述第一反相器的输入端与上一级所述微控制器的控制端连接,所述第一反相器的输出端与所述第一三态门的使能端连接,所述第一三态门的输入端与同级所述微控制器的发送端连接,所述第一三态门的输出端与所述烧录接口连接。
可选地,所述第二开关电路包括第二反相器及第二三态门,所述第二反相器的输入端与上一级所述微控制器的控制端连接,所述第二反相器的输出端与所述第二三态门的使能端连接,所述第二三态门的输入端与所述烧录接口连接,所述第二三态门的输出端与同级所述微控制器的接收端连接。
本实用新型还提出一种控制板,所述控制板包括电路板及上述的单硬件接口烧录多芯片电路;其中,
所述单硬件接口烧录多芯片电路设置于所述电路板上。
本实用新型还提出一种电子设备,所述电子设备包括及上述的控制板。
本实用新型技术方案通过设置烧录接口、N个微控制器及N个通讯信号控制电路,第N个所述微控制器,用于将自所述烧录接口接入的烧录程序进行写入,并在写入完成时,控制第N+1个所述通讯信号控制电路导通,以控制第N+1个所述微控制器将自所述烧录接口及第N+1个所述通讯信号控制电路接入的烧录程序进行写入;本实用新型通过设置烧录接口、N个微控制器及N个通讯信号控制电路,解决了烧录接口数量多不利于提升电路功率密度的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为现有技术中烧录芯片的电路结构示意图;
图2为本实用新型单硬件接口烧录多芯片电路一实施例的电路结构示意图;
图3为本实用新型单硬件接口烧录多芯片中一通讯信号控制电路一实施例的电路结构示意图。
附图标号说明:
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本实用新型提出一种单硬件接口烧录多芯片电路。
目前,现有的芯片烧录采用单硬件接口烧录单芯片的电路方案,在烧录模式时,CPU(Central Processing Unit)通过单烧录接口给单微控制器MCU写入程序。采用单硬件接口烧录单芯片的电路方案,在使用时,只能为一片微控制器MCU烧录程序,当控制板上有多片微控制器MCU时,烧录接口增多,占用印制电路板面积较大,不利于提升功率密度。
为解决上述问题,参照图1至图3,在一实施例中,所述单硬件接口烧录多芯片电路包括:
烧录接口,包括烧录信号接入端和通讯端,用于接入上位机;
N个微控制器MCU,每一所述微控制器MCU的烧录触发端与所述烧录接口的烧录信号接入端连接;
N个通讯信号控制电路10,每一所述通讯信号控制电路10的输入端与烧录接口的通讯端连接,每一所述通讯信号控制电路10的输出端与一所述微控制器MCU的信号传输端连接;每一所述通讯信号控制电路10的受控端与上一级所述微控制器MCU的控制端连接;其中,
第N个所述微控制器MCU,用于将自所述烧录接口接入的烧录程序进行写入,并在写入完成时,控制第N+1个所述通讯信号控制电路10导通,以控制第N+1个所述微控制器MCU将自所述烧录接口及第N+1个所述通讯信号控制电路10接入的烧录程序进行写入;其中,N≥1。
现有的芯片烧录通常是采用单硬件接口烧录单芯片的电路方案,在使用时,只能为一片微控制器MCU烧录程序,如图1所示,烧录接口通过三根导线与微控制器MCU进行连接,其中,TX与RX为烧录接口的通讯端,BOOT为烧录接口的烧录信号接入端。在本实施例中,烧录接口的烧录信号接入端BOOT直接与微控制器MCU连接。通讯信号控制电路10与烧录接口的通讯端连接,通讯信号控制电路10可以由基于微控制器MCU控制的开关组组成,用于控制微控制器MCU与烧录接口之间的连通/断开。N个通讯信号控制电路10与烧录接口并联设置,每一通讯信号控制电路10受控于上一级的微控制器MCU,使得N个通讯信号控制电路10逐级导通,从而逐级控制微控制器MCU将自所述烧录接口及通讯信号控制电路10接入的烧录程序进行写入。
具体而言,当烧录接口接入上位机或仅接入CPU对微控制器MCU进行烧录时,CPU通过烧录接口的烧录信号接入端BOOT向所有微控制器MCU发送烧录信号,使得每个微控制器MCU都进入烧录模式。第一个微控制器MCU可以在上电时默认输出低电平(有效电平)至第一个通讯信号控制电路10,使得第一个通讯信号控制电路10导通。此时,需要烧录的程序就能通过烧录接口及第一个通讯信号控制电路10写入第一个微控制器MCU。当第一个微控制器MCU烧录完成后,第一个微控制器MCU可以输出高电平(无效电平)至第一个通讯信号控制电路10,并输出低电平(有效电平)至第二个通讯信号控制电路10,使得第一个通讯信号控制电路10关断,第二通讯信号控制电路10导通。此时,需要烧录的程序就能通过烧录接口及第二个通讯信号控制电路10写入第二个微控制器MCU。依次类推,当第N-1个微控制器MCU烧录完成后,第N-1个微控制器MCU控制第N个通讯信号控制电路10导通,使得第N个所述微控制器MCU将自所述烧录接口及第N个所述通讯信号控制电路10接入的烧录程序进行写入。可以理解的是,上位机可以将不同的控制程序按照一定的顺序依次写入N个微控制器MCU中,例如第一个微控制器MCU写入了第一种程序,当第一个微控制器MCU控制第二个通讯信号控制电路10导通时,上位机将第二种程序写入第二个微控制器MCU中,依次类推,上位机可以将N种不同的程序写入到N个微控制器MCU中。如此,仅需要设置一个烧录接口,即可将程序写入多个微控制器MCU。此外,在非烧录模式时,通讯信号控制电路10处于关断状态,微控制器MCU的TX和RX引脚可以用于配置其它功能,能够充分利用微控制器MCU引脚资源。
本实用新型通过设置烧录接口、N个微控制器MCU及N个通讯信号控制电路10,第一个微控制器MCU接收到烧录信号时,控制第一个通讯信号控制电路10导通,使得上位机对第一个微控制器MCU进行烧录,第一个微控制器MCU在烧录完成后控制第二个通讯信号控制电路10导通,使得第二个所述微控制器MCU将自所述烧录接口及第二个所述通讯信号控制电路10接入的烧录程序进行写入,依次类推,第N-1个微控制器MCU在烧录完成后控制第N个通讯信号控制电路10导通,使得第N个所述微控制器MCU将自所述烧录接口及第N个所述通讯信号控制电路10接入的烧录程序进行写入。本实用新型通过设置N个通讯信号控制电路10,使得上位机能够仅通过一个烧录接口即可将程序写入多个微控制器MCU,大大减少了烧录接口的数量,进而减小了电路应用时印刷电路板的面积,提升了电路的功率密度,减少了引脚的资源浪费,有利于实现机器自动化大批量生产,降低了生产成本。
参照图1至图3,在一实施例中,在N=1时,第1个所述微控制器MCU还用于在写入完成时,控制第1个所述通讯信号控制电路10关闭;
在N≥2时,第N个所述微控制器MCU还用于在写入完成时,输出关闭触发信号至第N-1个所述微控制器MCU,以触发第N-1个所述微控制器MCU控制第N个所述通讯信号控制电路10关闭。
在本实施例中,当第一个微控制器MCU烧录完成后,第一个微控制器MCU可以输出高电平(无效电平)至第一个通讯信号控制电路10,并输出低电平(有效电平)至第二个通讯信号控制电路10,使得第一个通讯信号控制电路10关断,第二通讯信号控制电路10导通。此时,需要烧录的程序就能通过烧录接口及第二个通讯信号控制电路10写入第二个微控制器MCU。当第二个微控制器MCU烧录完成后,第二个微控制器MCU输出关闭触发信号至第一个微控制器MCU,使得第一个微控制器MCU控制第二个通讯信号控制电路10关断,从而使得第二个所述微控制器MCU停止将自所述烧录接口及第二个所述通讯信号控制电路10接入的烧录程序写入。同时,第二个微控制器MCU控制第三个通讯信号控制电路10导通,使得上位机对第三个微控制器MCU进行烧录。依次类推,当第N个微控制器MCU在烧录完成时,输出关闭触发信号至第N-1个微控制器MCU,使得第N-1个微控制器MCU控制第N个通讯信号控制电路10关断,从而使得第N个所述微控制器MCU停止将自所述烧录接口及第N个所述通讯信号控制电路10接入的烧录程序写入。如此,由第N-1个微控制器MCU控制第N个通讯信号控制电路10的导通/关断,能够提高单硬件接口烧录多芯片电路的准确性和安全性。
参照图1至图3,在一实施例中,在N=1时,第1个所述微控制器MCU还用于在接收到上位机输出的烧录信号时,控制第一个所述通讯信号控制电路10导通,以将自所述烧录接口及第1个所述通讯信号控制电路10接入的烧录程序进行写入。
在本实施例中,当烧录接口接入上位机或仅接入CPU对微控制器MCU进行烧录时,CPU通过烧录接口的烧录信号接入端BOOT向所有微控制器MCU发送烧录信号,使得每个微控制器MCU都进入烧录模式。当第一个微控制器MCU接收到烧录信号时,输出低电平(有效电平)至第一个通讯信号控制电路10,使得第一个通讯信号控制电路10导通。此时,需要烧录的程序就能通过烧录接口及第一个通讯信号控制电路10写入第一个微控制器MCU。当第一个微控制器MCU烧录完成后,第一个微控制器MCU会控制第一个通讯信号控制电路10关断,并控制第二通讯信号控制电路10导通,此时,需要烧录的程序就能通过烧录接口及第二个通讯信号控制电路10写入第二个微控制器MCU。如此,使得上位机能够仅通过一个烧录接口即可将程序写入多个微控制器MCU,大大减少了烧录接口的数量,进而减小了电路应用时印刷电路板的面积,提升了电路的功率密度。
参照图1至图3,在一实施例中,第N个所述微控制器MCU的控制端还与第N个所述通讯信号控制电路10的受控端连接;
第N个所述微控制器MCU还用于在写入完成时,控制第N个所述通讯信号控制电路10关闭。
在本实施例中,第N个通讯信号控制电路10还可以基于第N个微控制器MCU的控制。当第N-1个微控制器MCU在烧录完成后,第N-1个微控制器MCU控制第N-1个通讯信号控制电路10关断,从而使得上位机停止对第N-1个微控制器MCU的烧录,同时,第N-1个微控制器MCU还控制第N个通讯信号控制电路10导通,使得上位机对第N个微控制器MCU进行烧录。如此,由第N个微控制器MCU控制第N个通讯信号控制电路10的导通/关断,能够降低电路的复杂程度,并且能够提高响应速度,从而提高烧录的工作效率。
参照图1至图3,在一实施例中,每一所述通讯信号控制电路10包括:
第一开关电路11,所述第一开关电路11的输入端与同级所述微控制器MCU的信号发送端连接,所述第一开关电路11的输出端与所述烧录接口的通讯接收端连接,所述第一开关电路11的受控端与上一级所述微控制器MCU的控制端连接;
第二开关电路12,所述第二开关电路12的输入端与所述烧录接口的通讯发送端连接,所述第二开关电路12的输出端与同级所述微控制器MCU的信号接收端连接,所述第二开关电路12的受控端与上一级所述微控制器MCU的控制端连接;
所述第一开关电路11及第二开关电路12用于在上一级所述微控制器MCU的控制下导通,以使对应的所述微控制器MCU将自所述烧录接口接入的烧录程序进行写入。
在本实施例中,第一开关电路11与微控制器MCU的信号发送端连接,即与微控制器MCU的TX引脚连接,第二开关电路12与微控制器MCU的信号接收端连接,即与微控制器MCU的RX引脚连接。当烧录接口接入上位机或仅接入CPU对微控制器MCU进行烧录时,CPU通过烧录接口的烧录信号接入端BOOT向第一个微控制器MCU发送烧录信号,使得第一个微控制器MCU进入烧录模式。此时,第一个微控制器MCU输出低电平(有效电平)至第一开关电路11及第二开关电路12,使得第一开关电路11及第二开关电路12导通,从而使得第一个所述微控制器MCU停止将自所述烧录接口接入的烧录程序进行写入。本实用新型通过设置第一开关电路11及第二开关电路12,使得第一个微控制器MCU能够在烧录模式时控制第一开关电路11及第二开关电路12导通,从而使第一个所述微控制器MCU停止将自所述烧录接口接入的烧录程序进行写入。在非烧录模式时,第一个微控制器MCU控制第一开关电路11及第二开关电路12处于关断状态,使得微控制器MCU的TX和RX引脚可以用于配置其它功能,能够充分利用微控制器MCU引脚资源,减少了引脚资源的浪费。
参照图1至图3,在一实施例中,所述第一开关电路11包括第一反相器U1及第一三态门U2,所述第一反相器U1的输入端与上一级所述微控制器MCU的控制端连接,所述第一反相器U1的输出端与所述第一三态门U2的使能端连接,所述第一三态门U2的输入端与同级所述微控制器MCU的发送端连接,所述第一三态门U2的输出端与所述烧录接口连接。
所述第二开关电路12包括第二反相器U3及第二三态门U4,所述第二反相器U3的输入端与上一级所述微控制器MCU的控制端连接,所述第二反相器U3的输出端与所述第二三态门U4的使能端连接,所述第二三态门U4的输入端与所述烧录接口连接,所述第二三态门U4的输出端与同级所述微控制器MCU的接收端连接。
在本实施例中,第一开关电路11及第二开关电路12均由反相器及三态门组成,也可以由其他基于微控制器MCU控制的电子开关组成。反相器的输入端与上一级的微控制器MCU连接,反相器的输出端与三态门的使能端连接,三态门的使能端高电平有效,即微控制器MCU输出低电平时,反相器用于将上一级的微控制器MCU输出的低电平转换为高电平并输出至三态门,使得三态门导通,从而连通烧录接口与对应的微控制器MCU。反之,当上一级的微控制器MCU输出高电平时,反相器将高电平转换为低电平并输出至三态门,使得三态门关断,从而断开烧录接口与对应的微控制器MCU的连接。同时,三态门在导通时还能够起到缓冲驱动器的作用,实现数据传输的同步。
本实用新型还提出一种控制板,该控制板包括电路板及上述的单硬件接口烧录多芯片电路,该单硬件接口烧录多芯片电路的具体结构参照上述实施例,由于本控制板采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
其中,所述单硬件接口烧录多芯片电路设置于所述电路板上。
本实用新型还提出一种电子设备,该电子设备包括电路板及上述的控制板,该控制板的具体结构参照上述实施例,由于本电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (9)
1.一种单硬件接口烧录多芯片电路,其特征在于,包括:
烧录接口,包括烧录信号接入端和通讯端,用于接入上位机;
N个微控制器,每一所述微控制器的烧录触发端与所述烧录接口的烧录信号接入端连接;
N个通讯信号控制电路,每一所述通讯信号控制电路的输入端与烧录接口的通讯端连接,每一所述通讯信号控制电路的输出端与一所述微控制器的信号传输端连接;每一所述通讯信号控制电路的受控端与上一级所述微控制器的控制端连接;其中,
第N个所述微控制器,用于将自所述烧录接口接入的烧录程序进行写入,并在写入完成时,控制第N+1个所述通讯信号控制电路导通,以控制第N+1个所述微控制器将自所述烧录接口及第N+1个所述通讯信号控制电路接入的烧录程序进行写入;其中,N≥1。
2.如权利要求1所述的单硬件接口烧录多芯片电路,其特征在于,在N=1时,第1个所述微控制器还用于在写入完成时,控制第1个所述通讯信号控制电路关闭;
在N≥2时,第N个所述微控制器还用于在写入完成时,输出关闭触发信号至第N-1个所述微控制器,以触发第N-1个所述微控制器控制第N个所述通讯信号控制电路关闭。
3.如权利要求1所述的单硬件接口烧录多芯片电路,其特征在于,在N=1时,第1个所述微控制器还用于在接收到上位机输出的烧录信号时,控制第一个所述通讯信号控制电路导通,以将自所述烧录接口及第1个所述通讯信号控制电路接入的烧录程序进行写入。
4.如权利要求1所述的单硬件接口烧录多芯片电路,其特征在于,第N个所述微控制器的控制端还与第N个所述通讯信号控制电路的受控端连接;
第N个所述微控制器还用于在写入完成时,控制第N个所述通讯信号控制电路关闭。
5.如权利要求1所述的单硬件接口烧录多芯片电路,其特征在于,每一所述通讯信号控制电路包括:
第一开关电路,所述第一开关电路的输入端与同级所述微控制器的信号发送端连接,所述第一开关电路的输出端与所述烧录接口的通讯接收端连接,所述第一开关电路的受控端与上一级所述微控制器的控制端连接;
第二开关电路,所述第二开关电路的输入端与所述烧录接口的通讯发送端连接,所述第二开关电路的输出端与同级所述微控制器的信号接收端连接,所述第二开关电路的受控端与上一级所述微控制器的控制端连接;
所述第一开关电路及第二开关电路用于在上一级所述微控制器的控制下导通,以使对应的所述微控制器将自所述烧录接口接入的烧录程序进行写入。
6.如权利要求5所述的单硬件接口烧录多芯片电路,其特征在于,所述第一开关电路包括第一反相器及第一三态门,所述第一反相器的输入端与上一级所述微控制器的控制端连接,所述第一反相器的输出端与所述第一三态门的使能端连接,所述第一三态门的输入端与同级所述微控制器的发送端连接,所述第一三态门的输出端与所述烧录接口连接。
7.如权利要求5所述的单硬件接口烧录多芯片电路,其特征在于,所述第二开关电路包括第二反相器及第二三态门,所述第二反相器的输入端与上一级所述微控制器的控制端连接,所述第二反相器的输出端与所述第二三态门的使能端连接,所述第二三态门的输入端与所述烧录接口连接,所述第二三态门的输出端与同级所述微控制器的接收端连接。
8.一种控制板,其特征在于,包括电路板及如权利要求1-7任意一项所述的单硬件接口烧录多芯片电路;
所述单硬件接口烧录多芯片电路设置于所述电路板上。
9.一种电子设备,其特征在于,包括如权利要求8所述的控制板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123011551.2U CN216596226U (zh) | 2021-12-01 | 2021-12-01 | 单硬件接口烧录多芯片电路、控制板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123011551.2U CN216596226U (zh) | 2021-12-01 | 2021-12-01 | 单硬件接口烧录多芯片电路、控制板及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216596226U true CN216596226U (zh) | 2022-05-24 |
Family
ID=81652678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123011551.2U Active CN216596226U (zh) | 2021-12-01 | 2021-12-01 | 单硬件接口烧录多芯片电路、控制板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216596226U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114895612A (zh) * | 2022-07-11 | 2022-08-12 | 深圳市杰美康机电有限公司 | 一种用于dsp芯片的仿真系统及仿真控制方法 |
-
2021
- 2021-12-01 CN CN202123011551.2U patent/CN216596226U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114895612A (zh) * | 2022-07-11 | 2022-08-12 | 深圳市杰美康机电有限公司 | 一种用于dsp芯片的仿真系统及仿真控制方法 |
CN114895612B (zh) * | 2022-07-11 | 2022-09-27 | 深圳市杰美康机电有限公司 | 一种用于dsp芯片的仿真系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898861A (en) | Transparent keyboard hot plug | |
US7451257B2 (en) | Universal serial bus device having logical circuit for conversive and immediate host reset operation | |
JP6924026B2 (ja) | 半導体装置、ヒューマンインターフェース装置及び電子機器 | |
CN104834620B (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
CN110765058A (zh) | Gpio实现spi从机功能方法、系统、设备及介质 | |
CN216596226U (zh) | 单硬件接口烧录多芯片电路、控制板及电子设备 | |
KR20010024260A (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
CN111290986A (zh) | 一种基于神经网络的总线互联系统 | |
CN102854962A (zh) | 应用cpld的mpc8280最小系统及设置硬复位配置字的状态转换方法 | |
CN112256615A (zh) | Usb转换接口装置 | |
TW476882B (en) | Computer system | |
CN115632903B (zh) | 一种虚拟外设通信总线控制方法、装置及计算机设备 | |
CN216772401U (zh) | 一种主设备主控功能实现系统 | |
JP2024508592A (ja) | Usbインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
CN210295083U (zh) | 一种显示器板卡usb外设连接系统 | |
CN115344105A (zh) | 接口复用的芯片和芯片的调试系统 | |
CN107341116B (zh) | 基于arm的pc/104通信方法及其写入、读取时序 | |
CN217880296U (zh) | 数据分布式处理装置及舞台灯光控制系统 | |
CN217521589U (zh) | 一种计算机主板用控制器模式配置电路 | |
CN218768136U (zh) | 利用可编程逻辑器件切换i2c总线的装置 | |
CN218004058U (zh) | 一种可兼容多种串口输出接口的计算机主板 | |
CN221225483U (zh) | 一种PXIe零槽控制器 | |
JPH02115962A (ja) | コンピュータ装置とその周辺装置との接続方式 | |
CN213365509U (zh) | 基于fpga片上系统的接口转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |