CN216531270U - 射频开关电路及射频前端模组 - Google Patents

Abstract

本实用新型公开了一种射频开关电路及射频前端模组，该射频开关电路，包括晶体管堆栈电路，晶体管堆栈电路的第一端连接至信号传输链路的第一节点上，晶体管堆栈电路的第二端与接地端连接；晶体管堆栈电路包括N个依次串联连接的晶体管，其中，N≥2；晶体管堆栈电路中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端，体区电阻被配置为对晶体管堆栈电路中的每一晶体管体区上的泄露电流进行抑制；从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路中的每一晶体管所承担压降的均匀性，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

Description

射频开关电路及射频前端模组

技术领域

本实用新型涉及射频技术领域，尤其涉及一种射频开关电路及射频前端模组。

背景技术

随着无线移动通信标准的不断演进，例如第五代(5G)和窄带物联网，射频开关电路在射频前端模组和天线调谐器中扮演了越来越重要的作用。目前，射频开关电路通常包括以堆栈配置实现的多个晶体管和多个偏置电阻。在射频开关电路工作过程中，由于寄生电容的存在，从而导致射频开关电路中不同晶体管上不可避免地存在泄漏电流，从而导致每一个开关器件(晶体管) 所承担的分压不均匀，容易发生因射频开关电路中各个开关器件(晶体管) 所承担的电压不均匀，导致射频开关电路损坏。

实用新型内容

本实用新型实施例提供一种射频开关电路及射频前端模组，以解决射频开关电路中每一个晶体管所承担的分压不均匀的问题。

一种射频开关电路，包括晶体管堆栈电路，所述晶体管堆栈电路的第一端连接至信号传输链路的第一节点上，所述晶体管堆栈电路的第二端与接地端连接；所述晶体管堆栈电路包括N个依次串联连接的晶体管，其中，N≥2；所述晶体管堆栈电路中的每一所述晶体管的体区通过至少一个体区电阻连接至体偏置电压端，所述体区电阻被配置为对所述晶体管堆栈电路中的每一所述晶体管体区上的泄露电流进行抑制。

进一步地，所述晶体管堆栈电路中的第一个晶体管的漏极与所述第一节点连接，所述第一个晶体管的源极与第二个晶体管的漏极连接，第i-1个所述晶体管的源极与第i个所述晶体管的漏极连接，所述第N个晶体管的源极与所述接地端相连，其中，2≤i≤N。

进一步地，所述晶体管堆栈电路中相邻两个晶体管的体区通过所述体区电阻连接，所述与接地端连接的第N个晶体管的体区通过所述体区电阻连接至所述体偏置电压端。

进一步地，所述晶体管堆栈电路中的每一所述晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端，所述栅极电阻被配置为对所述晶体管堆栈电路中的每一所述晶体管栅极上的泄露电流进行抑制。

进一步地，所述晶体管堆栈电路中的每一晶体管的栅极通过一个所述栅极电阻连接至所述栅偏置电压端。

进一步地，所述栅极电阻的阻值小于所述体区电阻的阻值。

进一步地，所述晶体管堆栈电路中相邻两个晶体管的栅极通过所述栅极电阻连接，所述与接地端连接的第N个晶体管的栅极通过所述栅极电阻连接至所述栅偏置电压端。

进一步地，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递减的趋势。

进一步地，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递增的趋势。

一种射频前端模组，包括上述的射频开关电路。

上述射频开关电路及射频前端模组，射频开关电路包括晶体管堆栈电路，晶体管堆栈电路的第一端连接至信号传输链路的第一节点上，晶体管堆栈电路的第二端与接地端连接；晶体管堆栈电路包括N个依次串联连接的晶体管，其中，N≥2；晶体管堆栈电路中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端，体区电阻被配置为对晶体管堆栈电路中的每一晶体管体区上的泄露电流进行抑制。本实施例通过使晶体管堆栈电路中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端，达到通过体区电阻来对晶体管堆栈电路中的每一晶体管的体区的泄露电流进行抑制的目的，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例中射频开关电路的另一电路示意图；

图2是本实用新型一实施例中射频开关电路的另一电路示意图；

图3是本实用新型一实施例中射频开关电路的另一电路示意图；

图4是本实用新型一实施例中射频开关电路的另一电路示意图。

图中：10、信号传输链路；20、晶体管堆栈电路。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应当理解的是，本实用新型能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本实用新型的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本实用新型教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本实用新型的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本实用新型，将在下列的描述中提出详细的结构及步骤，以便阐释本实用新型提出的技术方案。本实用新型的较佳实施例详细描述如下，然而除了这些详细描述外，本实用新型还可以具有其他实施方式。

本实施例提供一种射频开关电路，如图1和图4所示，包括晶体管堆栈电路20，晶体管堆栈电路20的第一端连接至信号传输链路10的第一节点上，晶体管堆栈电路20的第二端与接地端连接；晶体管堆栈电路20包括N个依次串联连接的晶体管，其中，N≥2；晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，体区电阻被配置为对晶体管堆栈电路20中的每一晶体管体区上的泄露电流进行抑制。

作为一示例，如图4所示，本申请中的射频开关电路可以包括信号输入端RFin、信号输出端RFout和信号传输链路10。信号传输链路10的输入端与信号输入端RFin相连，信号传输链路10的输出端与信号输出端RFout相连。可选地，该信号传输链路10包括多个级联的晶体管。示例性地，信号传输链路10包括M个级联的晶体管，信号传输链路10中的第一个晶体管的漏极与信号输入端RFin连接，第一个晶体管的源极与第二个晶体管的漏极连接，第i-1个晶体管的源极与第i个晶体管的漏极连接，第N个晶体管的源极与信号输出端RFout相连，其中，M≥2，2≤i≤M。

在一具体实施例中，射频开关电路包括晶体管堆栈电路20，晶体管堆栈电路20的第一端连接至信号传输链路10的第一节点上，晶体管堆栈电路20 的第二端与接地端连接。其中，第一节点可以是信号传输链路10中任意相邻的两个晶体管的连接节点。

在一具体实施例中，晶体管堆栈电路20包括N个依次串联连接的晶体管，其中，N≥2。作为一示例，晶体管堆栈电路20中的第一个晶体管的漏极与第一节点连接，第一个晶体管的源极与第二个晶体管的漏极连接，第i-1个晶体管的源极与第i个晶体管的漏极连接，第N个晶体管的源极与接地端相连，其中，2≤i≤N。

可以理解地，信号传输链路10为设置在信号输入端RFin和信号输出端 RFout之间的串联臂电路，晶体管堆栈电路20为设置在信号传输链路10和接地端之间的并联臂电路。

需要说明的是，由于射频开关电路在信号传输过中，因受晶体管上寄生电容的影响，晶体管堆栈电路20中的每一晶体管的体区会出现泄露电流的情况，从而大大损失了在射频开关电路中传输的射频信号，进而导致射频开关电路的插入损耗过大，且由于晶体管堆栈电路20中的每个晶体管所承担的分压不均匀，容易使晶体管堆栈电路20中的晶体管损坏。

为了解决上述问题，在一具体实施例中，晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，体区电阻被配置为对晶体管堆栈电路20中的每一晶体管体区上的泄露电流进行抑制。其中，体偏置电压端VB为用于连接控制所述晶体管导通或关断的体区电压VB。在本实施例中，使晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，达到通过体区电阻来对晶体管堆栈电路20中的每一晶体管的体区的泄露电流进行抑制，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

需要说明的是，由于设置在信号传输链路10和接地端之间的晶体管堆栈电路20上的晶体管的尺寸往往比设置在信号输入端RFin和信号输出端RFout 之间的信号传输链路10上的晶体管的尺寸小，因此在晶体管堆栈电路20中的每一所述晶体管的体区上接入电阻不影响射频开关电路的切换速度，从而可实现在不影响射频开关电路的切换速度的同时，避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，且还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

在一具体实施例中，如图1所示，晶体管堆栈电路20中的每一晶体管的体区通过一个体区电阻连接至体偏置电压端VB。在本实施例中，通过使晶体管堆栈电路20中的每一晶体管的体区通过一个体区电阻连接至体偏置电压端 VB，便能够到通过体区电阻来对晶体管堆栈电路20中的每一晶体管的体区的泄露电流进行抑制的目的，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

在一具体实施例中，如图2所示，晶体管堆栈电路20中相邻两个晶体管的体区通过体区电阻连接，与接地端连接的第N个晶体管的体区通过体区电阻连接至体偏置电压端VB，即每一体区电阻串联连接至体偏置电压端VB。在本实施例中，通过使晶体管堆栈电路20中相邻两个晶体管的体区通过体区电阻连接，并将与接地端连接的第N个晶体管的体区通过体区电阻连接至体偏置电压端VB，便能够达到通过体区电阻来对晶体管堆栈电路20中的每一晶体管的体区的泄露电流进行抑制的目的，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

需要说明的是，虽然在晶体管堆栈电路20中每一个晶体管的大小尺寸相同的情况下，每一晶体管体区上的泄露电流是相同的，但由于是晶体管堆栈电路20中每一个晶体管所承担的分压不同，因此，本申请为了实现在对每一晶体管体区上的泄露电流进行抑制的同时，保证每一晶体管堆栈电路20中每一个晶体管所承担的分压均匀，通过将晶体管堆栈电路20中相邻两个晶体管的体区通过体区电阻连接，与接地端连接的第N个晶体管的体区通过体区电阻连接至体偏置电压端VB，即每一体区电阻串联连接至体偏置电压端VB，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

示例性地，体区电阻包括电阻Rb1和电阻Rb2，晶体管堆栈电路20包括第一晶体管M1和第二晶体管M2。第一晶体管M1的体区和第二晶体管M2 的体区通过电阻Rb1相连，第二晶体管M2的体区通过电阻Rb2与体偏置电压端VB相连，对于第一晶体管M1的体区上的泄露电流，可通过电阻Rb1 和电阻Rb2叠加对第一晶体管M1的体区上的泄露电流进行抑制，对于第一晶体管M1的体区上的泄露电流，可通过电阻Rb2对第二晶体管M2的体区上的泄露电流进行抑制；从而保证所述晶体管堆栈电路20中的第一晶体管 M1和第二晶体管M2所承担的压降尽可能相近。

在一具体实施例中，由于使晶体管堆栈电路20中的每一晶体管的体区通过体区电阻连接至体偏置电压端VB，体区电阻并不会影响晶体管堆栈电路20 中晶体管的切换速度。体区电阻的阻值越大对体区上的泄露电流进行抑制的效果越明显，具体可根据实际应用场景设置体区电阻的阻值。

在本实施例中，射频开关电路包括晶体管堆栈电路20，晶体管堆栈电路 20的第一端连接至信号传输链路10的第一节点上，晶体管堆栈电路20的第二端与接地端连接；晶体管堆栈电路20包括N个依次串联连接的晶体管，其中，N≥2；晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，体区电阻被配置为对晶体管堆栈电路20中的每一晶体管体区上的泄露电流进行抑制。本实施例通过使晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，便能够达到通过体区电阻来对晶体管堆栈电路20中的每一晶体管的体区的泄露电流进行抑制的目的，从而不但可以避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，还能保证所述晶体管堆栈电路 20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

在一实施例中，如图3所示，晶体管堆栈电路20中的每一晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端VG，栅极电阻被配置为对晶体管堆栈电路20中的每一晶体管栅极上的泄露电流进行抑制。

在一具体实施例中，晶体管堆栈电路20中的每一晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端VG，栅极电阻被配置为对晶体管堆栈电路 20中的每一晶体管栅极上的泄露电流进行抑制。在本实施例中，使晶体管堆栈电路20中的每一晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端 VG，从而在实现通过栅极电阻来对晶体管堆栈电路20中的每一晶体管的栅极的泄露电流进行抑制的同时，还能尽可能减小对晶体管堆栈电中的每一晶体管的切换速度的影响；并使晶体管堆栈电路20中的每一晶体管的体区通过至少一个体区电阻连接至体偏置电压端VB，从而在避免因每一晶体管体区上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题的同时，还能保证所述晶体管堆栈电路20中的每一晶体管所承担压降的均匀性，进而提升了射频开关电路的耐压能力，防止射频开关电路中因晶体管承担电压不一致而导致晶体管被击穿。

需要说明的是，在一般情况下，晶体管堆栈电路20中晶体管的尺寸小于信号传输链路10中的晶体管的尺寸，因此，通过使晶体管堆栈电路20中的每一晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端VG，且通过调整不同栅极电阻之间的阻值，例如：连接在第一晶体管M1的栅极和第二晶体管M2的栅极之间的电阻Rg1的阻值电阻小于连接在第二晶体管M2的栅极和第三晶体管M3的栅极的电阻Rg2的阻值小于连接在第三晶体管M3的栅极和第四晶体管M3的栅极的电阻Rg3的阻值，从而能够在不影响晶体管堆栈电路20中晶体管切换速度的同时，还能够通过栅极电阻对晶体管堆栈电路 20中的每一晶体管的栅极的泄露电流进行抑制以保证所述晶体管堆栈电路20 中的每一晶体管所承担压降的均匀性。

在一具体实施例中，如图3所示，晶体管堆栈电路20中每一晶体管的源极和漏极之间还接入了源漏电阻，例如，包括源漏电阻rds1/源漏电阻rds2/源漏电阻rds3/.../源漏电阻rdsN，源漏电阻被配置为向晶体管堆栈电路20中晶体管的源漏偏置点。

在一具体实施例中，所述栅极电阻的阻值小于所述体区电阻的阻值。由于栅极电阻的阻值过大会影响射频开关电路的切换速度，而体区电阻的阻值大小并不影响射频开关电路的切换速度。因此，本申请为了实现在对泄露电流进行抑制的同时，尽可能不影响晶体管堆栈电路20中晶体管的切换速度，因此晶体管堆栈电路20中每一晶体管上的栅极电阻的阻值小于体区电阻的阻值。

在一具体实施例中，如图3所示，晶体管堆栈电路20中的每一晶体管的栅极通过一个栅极电阻连接至栅偏置电压端VG。在本实施例中，通过使晶体管堆栈电路20中的每一晶体管的栅极通过一个栅极电阻连接至体偏置电压端 VB，达到通过栅极电阻来对晶体管堆栈电路20中的每一晶体管的栅极的泄露电流进行抑制的目的，避免因每一晶体管栅极上的泄露电流过大而导致出现射频开关电路的插入损耗过大的问题，以达到减小射频开关电路总损耗的目的。

在一具体实施例中，如图4所示，晶体管堆栈电路20中相邻两个晶体管的栅极通过栅极电阻连接，与接地端连接的第N个晶体管的栅极通过栅极电阻连接至栅偏置电压端VG。在本实施例中，通过使晶体管堆栈电路20中相邻两个晶体管的栅极通过栅极电阻连接，并将与接地端连接的第N个晶体管的栅极通过栅极电阻连接至体偏置电压端VB，从而在实现通过抑制泄露电流以保证所述晶体管堆栈电路20中每一晶体管所承担的压降的同时减小对开关切换速度的影响。

示例性地，栅极电阻包括电阻Rg1和电阻Rg2，晶体管堆栈电路20包括第一晶体管M1和第二晶体管M2。第一晶体管M1的栅极和第二晶体管M2 的栅极通过电阻Rg1相连，第二晶体管M2的栅极通过电阻Rg2与体偏置电压端VB相连，对于第一晶体管M1的栅极上的泄露电流，可通过电阻Rg1 和电阻Rg2叠加对第一晶体管M1的栅极上的泄露电流进行抑制，对于第一晶体管M1的栅极上的泄露电流，可通过电阻Rg2对第二晶体管M2的栅极上的泄露电流进行抑制，从而保证所述晶体管堆栈电路20中的第一晶体管 M1和第二晶体管M2所承担的压降尽可能相近。

可选地，每一栅极电阻的阻值可以相同，也可以不同。作为优选地，若晶体管堆栈电路20中的每一晶体管的栅极通过一个栅极电阻连接至栅偏置电压端VG，则与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递减的趋势。若晶体管堆栈电路20中相邻两个晶体管的栅极通过栅极电阻连接，与接地端连接的第N个晶体管的栅极通过栅极电阻连接至栅偏置电压端VG，则与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递增的趋势。

在一具体实施例中，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递减的趋势。

作为一示例，由于第一个晶体管是与信号传输链路10的第一节点连接的晶体管，第N个晶体管是与接地端连接的晶体管，第一个晶体管的栅极上的泄露电流至第N个晶体管的泄露电流的电流值是依次递减的，因此，使与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值依次递减，便能够使较大电阻值的栅极电阻对较大电流值的泄露电流进行抑制，从而在实现通过抑制泄露电流以保证所述晶体管堆栈电路 20中每一晶体管所承担的压降的同时减小对开关切换速度的影响。

例如，栅极电阻包括电阻Rg1、电阻Rg2和电阻Rg3，晶体管堆栈电路 20包括第一晶体管M1、第二晶体管M2和第三晶体管M3，第一晶体管M1 的漏极与第一节点连接，第一晶体管M1的源极与第二晶体管M2的漏极连接，第二晶体管M2的源极与第三晶体管M3的漏极相连，第三晶体管M3的源极与与接地端相连。第一晶体管M1的栅极通过电阻Rg1连接至体偏置电压端 VB，第二晶体管M2的栅极通过电阻Rg2连接至体偏置电压端VB，第三晶体管M3的栅极通过电阻Rg3连接至体偏置电压端VB。第一晶体管M1的等效Rg1>第二晶体管M2的等效Rg1>第三晶体管M3的等效电阻Rg3。因此，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N 个栅极电阻的阻值呈递减的趋势。

在一具体实施例中，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递增的趋势。

作为一示例，以栅极电阻包括电阻Rg1、电阻Rg2和电阻Rg3，晶体管堆栈电路20包括第一晶体管M1、第二晶体管M2和第三晶体管M3进行举例说明。需要说明的是，当晶体管堆栈电路20包括N个晶体管时，同样适用于本实施例中。第一晶体管M1的栅极与第二晶体管M2的栅极通过电阻Rg1 相连，第二晶体管M2的栅极与第三晶体管M3的栅极通过电阻Rg2相连，第三晶体管M3的栅极电阻Rg2连接至体偏置电压端VB。根据上述实施例中的内容可知，第一晶体管M1的栅极上的泄露电流至第三晶体管M3的泄露电流的电流值是依次递增的，而由于第一晶体管M1的栅极上的泄露电流，是通过电阻Rg1、电阻Rg2和电阻Rg3共同进行抑制的，即第一晶体管M1的栅极上的泄露电流的阻抗相当于电阻Rg1的阻值、电阻Rg2的阻值和电阻Rg3 的阻值的叠加，因此，可以选择阻值相对较小的电阻Rg1。由于第二晶体管 M2的栅极上的泄露电流是通过电阻Rg2和电阻Rg3共同进行抑制的，因此，需要保证电阻Rg2的阻值大于电阻Rg1的阻值，才能够足以抑制第二晶体管 M2的栅极上的泄露电流。由于第三晶体管M3的栅极上的泄露电流是通过电阻Rg3进行抑制的，因此，需要保证电阻Rg3的阻值大于电阻Rg2的阻值，才能够足以抑制第三晶体管M3的栅极上的泄露电流。因此，电阻Rg1的阻值≤电阻Rg2的阻值≤电阻Rg3的阻值。需要说明的是，由于栅极电阻的阻值过大会影响晶体管的切换速度，而对于第一晶体管M1来说，所等效的栅极电阻为电阻Rg1、电阻Rg2和电阻Rg3的总电阻，对于第二晶体管M2来说，所等效的栅极电阻为电阻Rg2和电阻Rg3的总电阻，对于第三晶体管M3来说，所等效的栅极电阻为电阻Rg3，因此，本实施例通过将与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递增的趋势，即将电阻Rg1的阻值≤电阻Rg2的阻值≤电阻Rg3的阻值，从而在实现对每一晶体管栅极上的泄露电流进行抑制的同时，还能尽可能地减小对射频开关电路的切换速度的影响。

本实施例提供一种射频前端模组，包括上述的射频开关电路。

以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种射频开关电路，其特征在于，包括晶体管堆栈电路，所述晶体管堆栈电路的第一端连接至信号传输链路的第一节点上，所述晶体管堆栈电路的第二端与接地端连接；所述晶体管堆栈电路包括N个依次串联连接的晶体管，其中，N≥2；所述晶体管堆栈电路中的每一所述晶体管的体区通过至少一个体区电阻连接至体偏置电压端，所述体区电阻被配置为对所述晶体管堆栈电路中的每一所述晶体管体区上的泄露电流进行抑制。

2.如权利要求1所述的射频开关电路，其特征在于，所述晶体管堆栈电路中的第一个晶体管的漏极与所述第一节点连接，所述第一个晶体管的源极与第二个晶体管的漏极连接，第i-1个所述晶体管的源极与第i个所述晶体管的漏极连接，所述第N个晶体管的源极与所述接地端相连，其中，2≤i≤N。

3.如权利要求1所述的射频开关电路，其特征在于，所述晶体管堆栈电路中相邻两个晶体管的体区通过所述体区电阻连接，所述与接地端连接的第N个晶体管的体区通过所述体区电阻连接至所述体偏置电压端。

4.如权利要求1所述的射频开关电路，其特征在于，所述晶体管堆栈电路中的每一所述晶体管的栅极通过至少一个栅极电阻连接至栅偏置电压端，所述栅极电阻被配置为对所述晶体管堆栈电路中的每一所述晶体管栅极上的泄露电流进行抑制。

5.如权利要求4所述的射频开关电路，其特征在于，所述晶体管堆栈电路中的每一晶体管的栅极通过一个所述栅极电阻连接至所述栅偏置电压端。

6.如权利要求4所述的射频开关电路，其特征在于，所述晶体管堆栈电路中相邻两个晶体管的栅极通过所述栅极电阻连接，所述与接地端连接的第N个晶体管的栅极通过所述栅极电阻连接至所述栅偏置电压端。

7.如权利要求4所述的射频开关电路，其特征在于，所述栅极电阻的阻值小于所述体区电阻的阻值。

8.如权利要求6所述的射频开关电路，其特征在于，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递减的趋势。

9.如权利要求7所述的射频开关电路，其特征在于，与第一个晶体管连接的第一个栅极电阻的阻值至与第N个晶体管连接的第N个栅极电阻的阻值呈递增的趋势。

10.一种射频前端模组，其特征在于，包括权利要求1至9任一项所述的射频开关电路。

Images