CN216531084U - 一种用于大功率适配器的浪涌抑制电路及该大功率适配器 - Google Patents

Abstract

本实用新型公开了一种用于大功率适配器的浪涌抑制电路，所述大功率适配器包括整流电路，所述整流电路的交流端的两端连接交流电，所述浪涌抑制电路包括电解电容、抑制电阻、第一MOS管和第一MOS管控制单元，其中所述电解电容和所述抑制电阻串联连接在所述整流电路的直流端的两端之间，所述第一MOS管并联连接在所述抑制电阻的两端，所述第一MOS管控制单元连接并用于控制所述第一MOS管。本实用新型还公开了一种大功率适配器，包括整流电路和上述的浪涌抑制电路。本实用新型公开的用于大功率适配器的浪涌抑制电路及该大功率适配器，既满足低功耗，又能有效抑制浪涌电流。

Description

一种用于大功率适配器的浪涌抑制电路及该大功率适配器

技术领域

本实用新型涉及电路技术领域，尤其涉及一种用于大功率适配器的浪涌抑制电路及该大功率适配器。

背景技术

近年来随着激光投影仪、音响类产品的需求越来越广泛，对所应用的适配器功率也要求越来越大、体积要越小越好，电源适配器除了要满足安规对温升的基本要求外有的甚至为了更好的客户接触体验，对电源表面温度有进一步更苛刻的要求。要满足这些要求首先是电源必须应用高效率拓扑来设计(目前典型的是应用PFC+LLC符合能效6等级要求)，其次是电源内部优化尽可能地降低所有器件的损耗，只有尽可能地降低损耗才能达到和满足温度的要求。

然而现有的适配器在设计时，在尽可能满足上述要求时，往往存在接市电瞬间的浪涌电流过大，从而导致整流桥、BYPASS二极管、MOS管电流击穿的概率大大增加。

以上背景技术内容的公开仅用于辅助理解本实用新型的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

实用新型内容

为解决本实用新型上述技术问题，本实用新型公开了一种用于大功率适配器的浪涌抑制电路及该大功率适配器，既满足低功耗，又能有效抑制浪涌电流。

为了达到上述目的，本实用新型采用以下技术方案：

本实用新型公开了一种用于大功率适配器的浪涌抑制电路，所述大功率适配器包括整流电路，所述整流电路的交流端的两端连接交流电，所述浪涌抑制电路包括电解电容、抑制电阻、第一MOS管和第一MOS管控制单元，其中所述电解电容和所述抑制电阻串联连接在所述整流电路的直流端的两端之间，所述第一 MOS管并联连接在所述抑制电阻的两端，所述第一MOS管控制单元连接并用于控制所述第一MOS管。

在进一步的方案中，所述浪涌抑制电路还包括压敏电阻，所述压敏电阻的两端连接在所述整流电路的直流端的两端。

在进一步的方案中，所述浪涌抑制电路还包括第一电容，所述第一电容的两端连接在所述整流电路的直流端的两端。

在进一步的方案中，所述浪涌抑制电路还包括功率因素校正电路，所述功率因素校正电路连接在所述整流电路的直流端的两端，且所述功率因素校正电路连接在所述整流电路与所述电解电容和所述抑制电阻的串联电路之间。

在进一步的方案中，所述浪涌抑制电路还包括压敏电阻，所述压敏电阻的两端连接在所述整流电路与所述功率因素校正电路之间。

在进一步的方案中，所述浪涌抑制电路还包括第一电容，所述第一电容连接在所述功率因素校正电路与所述电解电容和所述抑制电阻的串联电路之间。

在进一步的方案中，所述第一电容采用CBB电容或者SMD陶瓷电容。

在进一步的方案中，所述第一电容小于5μF。

在进一步的方案中，所述第一MOS管控制单元采用控制芯片时序线路模块、时延模块或者逻辑线路模块。

本实用新型还公开了一种大功率适配器，包括整流电路和上述的浪涌抑制电路。

与现有技术相比，本实用新型的有益效果在于：本实用新型公开的用于大功率适配器的浪涌抑制电路及该大功率适配器，在电解电容的正端或负端串联抑制电阻，并在抑制电阻的两端并接第一MOS管，既可以降低抑制电阻的损耗，满足了低功耗，如能效六标准，又能够有效地抑制浪涌电流；从而保证抑制浪涌电流自主可控、安全又不额外增加损耗，对改善效率和温升具有明显优势。

在进一步的方案中，本实用新型还具有以下优点：

在整流电路的直流端的两端并接压敏电阻，可以抑制雷击测试的振铃对 MOS管的损害。

在抑制电阻和电解电容的串联电路前并接第一电容，可以改善主功率回路的内阻(ESR)对线路的干扰。

第一MOS管控制单元采用控制芯片时序线路模块、时延模块或者逻辑线路模块，可以实现在在浪涌冲击之后再闭合并联在浪涌电阻的开关管，重启时自动复位，按时序开启和关闭动作保证浪涌电流被抑制。

附图说明

图1是本实用新型实施例一的用于大功率适配器的浪涌抑制电路的示意图；

图2是本实用新型实施例二的用于大功率适配器的浪涌抑制电路的示意图；

图3是本实用新型具体实施例的用于大功率适配器的浪涌抑制电路的示意图；

图4是芯片HR1211的VREG脚的时序图；

图5是对比例的浪涌抑制电路实测的浪涌电流示意图；

图6是本实用新型具体实施例的浪涌抑制电路的浪涌电流示意图。

具体实施方式

为了使本实用新型实施例所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接既可以是用于固定作用也可以是用于电路连通作用。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本实用新型实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

针对越来越严苛的设计要求，电源适配器除了要满足基本要求外，对输出瞬间峰值功率也有要求，一般需要至少2.5倍输出电流负载能力，要满足这个要求，优化DC/DC环路参数可以有些改善但不彻底，由于PFC(功率因素校正)控制环路非常缓慢(10-20Hz)，此时PFC输出的电容的电压容易拉到很低从而触发各种保护，不能很好地完全解决问题。最好的解决方法就是加大PFC输出电容容量、再优化控制环路，只有这样才能控制住瞬间几倍的输出功率、不至使得于 LLC(逻辑链路控制)输入电压太低进入容性模式或者容性保护模式。

随着电源适配器本身功率越做越大，加上要满足峰值功率，所以PFC输出电容容量必须很大，这样大容量的高压电容带来的缺陷是在电源适配器在接市电瞬间的浪涌电流很大，导致整流桥、BYPASS二极管、MOS管电流击穿的概率大大增加，除了投影音响类特殊应用、功率在几百瓦以上的电源适配器，一般都要在输入端串联NTC电阻来抑制浪涌电流、这样才能保证电源在冲击电流下不至于损坏，但增加NTC电阻缺点是降低整体效率，NTC在持续发热(350W的电源适配器用5欧姆的NTC功耗在1-2W左右)导致内部温升问题严重。

本实用新型优选实施例利用控制线路解决以上大功率适配器电源输入浪涌电流问题，保证抑制浪涌电流自主可控、安全又不额外增加损耗，对改善效率和温升具有明显优势。

如图1所示，本实用新型实施例一的用于大功率适配器的浪涌抑制电路，该大功率适配器包括整流电路10，整流电路10的交流端的两端连接交流电，浪涌抑制电路包括电解电容20、抑制电阻30、第一MOS管40、第一MOS管控制单元50，其中电解电容20和抑制电阻30串联连接在整流电路10的直流端的两端之间，具体地，电解电容20的正端连接整流电路10的直流端的正端，抑制电阻 30的一端连接在电解电容20的负端，另一端连接整流电路10的直流端的负端；第一MOS管40并联连接在抑制电阻30的两端，第一MOS管控制单元50连接并用于控制第一MOS管40；具体地，第一MOS管40的源极连接整流电路10 的直流端的负端，漏极连接电解电容20的负端，栅极连接第一MOS管控制单元50。

本实用新型实施例一提出的浪涌抑制电路，当AC按任意相位角度接入时，浪涌抑制线路的初始状态是跟电解电容20串联在一起的，这样可以默认状态就是在浪涌回路上串联了抑制电阻30，其中，第一MOS管控制单元50可以采用控制芯片时序线路模块、时延模块或者逻辑线路模块(其中控制芯片时序线路模块可以直接来自控制芯片的PG信号(电源正常信号)，时延模块或者逻辑线路模块可以是自行搭建的)，当开关电源控制芯片供电满足启动要求时，利用控制芯片时序线路模块、时延模块或者逻辑线路模块来打开并联在抑制电阻30两端的第一MOS管40，按供电时序和逻辑控制自动实现对输入浪涌电流的抑制实现顺利起机，当掉电或关机时该控制芯片时序线路模块、时延模块或者逻辑线路模块自动复位，保证线路功能有效。其中使用逻辑控制电压驱动一个MOS管不会产生额外的损耗，因此该浪涌抑制电路可以满足能效空载或轻载的要求。

进一步地，本实施例的浪涌抑制电路还包括压敏电阻60、第一电容70和功率因素校正电路80，其中功率因素校正电路80连接在整流电路10的直流端的两端，且功率因素校正电路80连接在整流电路10与电解电容20和抑制电阻30 串联的电路之间；本实施例中，功率因素校正电路80包括电感81、第一二极管 82、BYPASS二极管83、第二MOS管84和功率因素校正控制单元85，其中电感81的一端连接整流电路10的直流端的正端，第一二极管82的正端连接电感 81，第一二极管82的负端连接电解电容20的正端，BYPASS二极管83的正端连接整流电路10的直流端的正端，BYPASS二极管83的负端连接电解电容20 的正端，第二MOS管84的漏极连接在电感81和第一二极管82之间，源极连接整流电路10的直流端的负端，栅极连接功率因素校正控制单元85。压敏电阻 60连接在整流电路10与功率因素校正电路80之间，也即压敏电阻60直接并联连接在整流电路10的直流端的两端之间；通过在整流电路10的后面并接一颗 MOV(压敏电阻)可以大大降低电源在雷击(Surge)测试时产生的振铃对浪涌 MOSFET的过流损坏，提高可靠性，保证实际应用效果。第一电容70连接在功率因素校正电路80与电解电容20和抑制电阻30的串联电路之间，也即第一电容70直接并联连接在电解电容20和抑制电阻30的串联电路的两端之间，该第一电容70可以是CBB电容或SMD陶瓷电容，容量比较小，通常小于5μF，通过在抑制电阻30前并接第一电容，可以改善主功率回路中的内阻(ESR)对前后级线路的影响。在一些情况下，功率因素校正控制单元85和第一MOS管控制单元50可以采用同一芯片进行控制。

如图2所示，本实用新型实施例二的用于大功率适配器的浪涌抑制电路，本实施例与实施例一的区别仅在于，本实施例中的抑制电阻30的一端连接在电解电容20的正端，另一端连接整流电路10的直流端的正端，第一MOS管40的源极连接电解电容20的正端，漏极连接整流电路10的直流端的正端，栅极连接第一MOS管控制单元50，其他结构均相同，在此不再赘述。本实施例的效果与实施例一的效果一样，在此也不再赘述。

本实用新型的另外一个实施例公开了浪涌抑制电路，包括整流电路和上述实施例一或实施例二的浪涌抑制电路。

下述结合具体应用实例对本实用新型实施例的浪涌抑制电路的效果做进一步的说明。

如图3所示，本具体应用实例中，大功率适配器包括整流桥堆BD1，整流桥堆BD1的交流段的两端连接交流电，浪涌抑制电路包括电解电容EC1、抑制电阻TH1、MOS管Q2、压敏电阻MOV1、电容C1、功率因素校正电路和芯片 HR1211，其中，功率因素校正电路包括MOS管Q1、电感L1、二极管D1、二极管D2，其中MOS管Q2和功率因素校正电路中的MOS管Q1均采用芯片HR1211来控制，具体地，芯片HR1211的GATE脚控制MOS管Q1，VREG脚控制MOS管Q2。压敏电阻MOV1、功率因素校正电路以及电解电容EC1和抑制电阻TH1的串联电路分别并联连接在整流桥堆BD1的直流端的两端，MOS 管Q2并联连接在抑制电阻TH1的两端。

其中，在整流桥堆BD1的输出端并联压敏电阻MOV1，电解电容EC1负极与MOS管Q1源极之间分别串联一个MOS管Q2与NTC电阻TH1(MOS管Q2 与NTC电阻TH1并联)，MOS管Q2的栅极通过驱动电阻R2连接到HR1211的 VREG脚上，在电解电容EC1正极和MOS管Q1源极之间并联一个CBB电容 C1，此设计非常简洁。其中因为浪涌抑制电路的MOS管的驱动是直接利用芯片HR1211的VREG脚作为输出，可靠性很高。

在本具体应用实例中，通过芯片HR1211的VREG脚控制MOS管Q2既可以抑制浪涌电流又可以保证浪涌抑制线路很低的损耗。具体地，在控制时序时，芯片HR1211的VREG脚(PIN6)在电源刚上电时一直维持在低电平，待VCC 通过高压脚HV充电到芯片HR1211开启电压并正常工作以后，VREG脚一直维持在12V(等效为一个可靠的PG信号，是可以直接应用驱动浪涌抑制线路的 MOS管Q2)，外围有故障，电压会降到0V。芯片HR1211的VREG脚在正常上电与遇到故障的时序如图4所示。

制作本实例的新型浪涌抑制电路的主要目的就是为了把电源上电浪涌电流控制在要求以下并且通过MOS管Q2开启来降低NTC电阻TH1的损耗。传统浪涌抑制电路在不加NTC电阻TH1，浪涌电流很大，超过了整流桥堆BD1、二极管D1的冲击电流限制值，具体如图5所示，其中的浪涌电流达到了286A。而本实例中的新型浪涌抑制电路在电解电容EC1的正端或负端串联了NTC电阻 TH1，并在NTC电阻TH1上并联了一个低内阻的MOS管Q2来降低正常工作流过NTC电阻TH1的电流；该新型浪涌抑制电路的工作原理是在AC上电瞬间集成电路HR1211的第6脚VREG为低电平，此时的浪涌电流路径是先经过保险丝 F1—整流桥堆BD1—二极管D1—电解电容EC1—NTC电阻TH1再回到电网；待浪涌电流冲击之后，集成电路HR1211充电到开启电压，这时HR1211第6脚 VREG输出高电平，MOS管Q2被打开，MOS管Q2的内阻只有0.19Ω，NTC 电阻TH1在100摄氏度的阻值大概是0.7Ω左右，按照分流原理，正常工作的电流大部分经过MOS管Q2，只有很小一部分经过NTC电阻TH1，通过实测整体效率比传统增加0.3％左右，新型浪涌电流抑制电路实测的浪涌电流大小如图6 所示，其中的浪涌电流仅为68A。依据该新型浪涌抑制电路设计的350W的投影仪适配器，浪涌电流控制在80A以内并且电路工作可靠。

本实用新型的背景部分可以包含关于本实用新型的问题或环境的背景信息，而不是由其他人描述现有技术。因此，在背景技术部分中包含的内容并不是申请人对现有技术的承认。

以上内容是结合具体/优选的实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本实用新型的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。尽管已经详细描述了本实用新型的实施例及其优点，但应当理解，在不脱离由所附权利要求限定的范围的情况下，可以在本文中进行各种改变、替换和变更。

Claims (10)

1.一种用于大功率适配器的浪涌抑制电路，所述大功率适配器包括整流电路，所述整流电路的交流端的两端连接交流电，其特征在于，所述浪涌抑制电路包括电解电容、抑制电阻、第一MOS管和第一MOS管控制单元，其中所述电解电容和所述抑制电阻串联连接在所述整流电路的直流端的两端之间，所述第一MOS管并联连接在所述抑制电阻的两端，所述第一MOS管控制单元连接并用于控制所述第一MOS管。

2.根据权利要求1所述的浪涌抑制电路，其特征在于，还包括压敏电阻，所述压敏电阻的两端连接在所述整流电路的直流端的两端。

3.根据权利要求1所述的浪涌抑制电路，其特征在于，还包括第一电容，所述第一电容的两端连接在所述整流电路的直流端的两端。

4.根据权利要求1所述的浪涌抑制电路，其特征在于，还包括功率因素校正电路，所述功率因素校正电路连接在所述整流电路的直流端的两端，且所述功率因素校正电路连接在所述整流电路与所述电解电容和所述抑制电阻的串联电路之间。

5.根据权利要求4所述的浪涌抑制电路，其特征在于，还包括压敏电阻，所述压敏电阻的两端连接在所述整流电路与所述功率因素校正电路之间。

6.根据权利要求4所述的浪涌抑制电路，其特征在于，还包括第一电容，所述第一电容连接在所述功率因素校正电路与所述电解电容和所述抑制电阻的串联电路之间。

7.根据权利要求3或6所述的浪涌抑制电路，其特征在于，所述第一电容采用CBB电容或者SMD陶瓷电容。

8.根据权利要求3或6所述的浪涌抑制电路，其特征在于，所述第一电容小于5μF。

9.根据权利要求1至6任一项所述的浪涌抑制电路，其特征在于，所述第一MOS管控制单元采用控制芯片时序线路模块、时延模块或者逻辑线路模块。

10.一种大功率适配器，其特征在于，包括整流电路和权利要求1至9任一项所述的浪涌抑制电路。

Images