CN216434925U - 可重构超算atca计算刀片 - Google Patents

Abstract

本实用新型提供了一种可重构超算ATCA计算刀片，第一计算子板、第二计算子板、第三计算子板以及第四计算子板均包括数据接口、通讯模块、管理调度模块、存储模块以及计算模块；管理调度模块连接存储模块，计算模块和通讯模块均连接管理调度模块，数据接口连接通讯模块；计算底板包括业务数据接口、管理数据接口、管理模块以及底板通讯模块；业务数据接口和管理模块均连接底板通讯模块，管理数据接口连接管理模块；第一计算子板、第二计算子板、第三计算子板以及第四计算子板均连接底板通讯模块、管理模块。本实用新型通过采用FPGA芯片的架构方式，解决了传统设备运算类型单一，业务定制化能力受限的问题。

Description

可重构超算ATCA计算刀片

技术领域

本实用新型涉及通信技术领域，具体地，涉及一种可重构超算ATCA计算刀片，尤其是一种基于SOC芯片协同多片FPGA架构的可重构超算ATCA计算刀片。

背景技术

传统的ATCA计算刀片设备存在架构成本高，功耗大，体积大的问题，且设备运算类型单一，业务定制化能力受限，计算能力不足。

公开号为CN202771312U的专利文献公开了一种ATCA刀片单板系统，属于通信技术领域，ATCA刀片单板系统包括Zone1连接器、热插拔电路、隔离电源模块以及主电路模块，Zone1连接器、热插拔电路、隔离电源模块和主电路模块依次连接，ATX电源连接主电路模块。ATCA刀片单板系统调试的过程中，首先断开所述零欧姆电阻RA，然后焊接上所述零欧姆电阻RB，这样就可以采用所述ATX电源调试所述主电路模块。但是该专利文献仍然存在运算类型单一，业务定制化能力受限的缺陷。

实用新型内容

针对现有技术中的缺陷，本实用新型的目的是提供一种可重构超算ATCA计算刀片。

根据本实用新型提供的一种可重构超算ATCA计算刀片，包括第一计算子板、第二计算子板、第三计算子板、第四计算子板以及计算底板；

所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均包括数据接口、通讯模块、管理调度模块、存储模块以及计算模块；

所述管理调度模块连接所述存储模块，所述计算模块和通讯模块均连接所述管理调度模块，所述数据接口连接所述通讯模块；

所述计算底板包括业务数据接口、管理数据接口、管理模块以及底板通讯模块；

所述业务数据接口和所述管理模块均连接所述底板通讯模块，所述管理数据接口连接所述管理模块；

所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均连接所述底板通讯模块、所述管理模块；

所述存储模块包括SD、FLASH以及DDR3，所述SD、所述FLASH以及所述DDR3均连接所述管理调度模块；

所述计算模块包括FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片；

所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片均连接所述管理调度模块；

所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片之间相互连接。

优选的，所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均还包括高速连接器；

所述数据接口通过所述高速连接器连接所述底板通讯模块、所述管理模块。

优选的，所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均还包括LEDs、Clocks以及电源降压模块；

所述LEDs的一端连接所述管理调度模块，所述LEDs的另一端分别连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片；

所述Clocks的一端连接所述管理调度模块，所述Clocks的另一端分别连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片；

所述电源降压模块连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片、所述FPGA5芯片、所述通讯模块、所述存储模块、所述管理调度模块以及所述高速连接器。

优选的，所述底板通讯模块包括PHY芯片和SWITCH芯片；

所述业务数据接口连接所述PHY芯片、所述SWITCH芯片，所述PHY芯片和所述SWITCH芯片均连接所述第一计算子板、所述第二计算子板、所述第三计算子板、所述第四计算子板。

优选的，所述业务数据接口包括背板ZONE2高速连接口和两个RJ45千兆网口，所述背板ZONE2高速连接口连接所述SWITCH芯片，两个所述RJ45千兆网口连接所述PHY芯片。

优选的，所述计算底板还包括LEDs、JTAGs、EEPROM、电源以及MOS开关模块；

所述LEDs和所述JTAGs均连接所述第一计算子板、所述第二计算子板、所述第三计算子板、所述第四计算子板，所述EEPROM连接所述SWITCH芯片；

所述MOS开关模块的一端分别连接所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板，所述MOS开关模块的另一端连接所述电源；

所述电源连接所述PHY芯片、所述SWITCH芯片、所述管理模块、所述管理数据接口。

优选的，所述管理调度模块为SOC芯片。

优选的，所述通讯模块为千兆网络PHY芯片。

优选的，所述管理数据接口为背板ZONE1低速连接口。

优选的，所述管理模块为IIC转换模块。

与现有技术相比，本实用新型具有如下的有益效果：

1、本实用新型通过采用FPGA芯片的架构方式，解决了传统设备运算类型单一，业务定制化能力受限的问题；

2、本实用新型通过采用SOC加多片FPGA芯片的架构方式，解决了传统架构成本高，功耗大，体积大的问题；

3、本实用新型通过采用计算底板加多片计算子板的堆叠架构解决传统单一板卡计算能力不足的问题。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1为本实用新型的可重构超算ATCA计算刀片的连接示意图；

图2为本实用新型的可重构超算ATCA计算刀片的计算子板的连接示意图；

图3为本实用新型的可重构超算ATCA计算刀片的计算子板的系统框图；

图4为本实用新型的可重构超算ATCA计算刀片的计算底板的系统框图。

具体实施方式

下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变化和改进。这些都属于本实用新型的保护范围。

实施例1：

如图1～4所示，本实施例提供一种可重构超算ATCA计算刀片，包括第一计算子板、第二计算子板、第三计算子板、第四计算子板以及计算底板。第一计算子板、第二计算子板、第三计算子板以及第四计算子板均包括数据接口、通讯模块、管理调度模块、存储模块以及计算模块，管理调度模块连接存储模块，计算模块和通讯模块均连接管理调度模块，数据接口连接通讯模块。存储模块包括SD、FLASH以及DDR3，SD、FLASH以及DDR3均连接管理调度模块；计算模块包括FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片，FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片均连接管理调度模块，FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片之间相互连接。管理调度模块为SOC芯片。通讯模块为千兆网络PHY芯片。

计算底板包括业务数据接口、管理数据接口、管理模块以及底板通讯模块，业务数据接口和管理模块均连接底板通讯模块，管理数据接口连接管理模块，第一计算子板、第二计算子板、第三计算子板以及第四计算子板均连接底板通讯模块、管理模块。管理数据接口为背板ZONE1低速连接口。管理模块为IIC转换模块。

第一计算子板、第二计算子板、第三计算子板以及第四计算子板均还包括高速连接器，数据接口通过高速连接器连接底板通讯模块、管理模块。第一计算子板、第二计算子板、第三计算子板以及第四计算子板均还包括LEDs、Clocks以及电源降压模块，LEDs的一端连接管理调度模块，LEDs的另一端分别连接FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片，Clocks的一端连接管理调度模块，Clocks的另一端分别连接FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片，电源降压模块连接FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片、FPGA5芯片、通讯模块、存储模块、管理调度模块以及高速连接器。

底板通讯模块包括PHY芯片和SWITCH芯片，业务数据接口连接PHY芯片、SWITCH芯片，PHY芯片和SWITCH芯片均连接第一计算子板、第二计算子板、第三计算子板、第四计算子板。业务数据接口包括背板ZONE2高速连接口和两个RJ45千兆网口，背板ZONE2高速连接口连接SWITCH芯片，两个RJ45千兆网口连接PHY芯片。

计算底板还包括LEDs、JTAGs、EEPROM、电源以及MOS开关模块，LEDs和JTAGs均连接第一计算子板、第二计算子板、第三计算子板、第四计算子板，EEPROM连接SWITCH芯片，MOS开关模块的一端分别连接第一计算子板、第二计算子板、第三计算子板以及第四计算子板，MOS开关模块的另一端连接电源，电源连接PHY芯片、SWITCH芯片、管理模块、管理数据接口。

实施例2：

本领域技术人员可以将本实施例理解为实施例1的更为具体的说明。

如图1～4所示，本实施例提供一种基于SOC芯片协同多片FPGA架构的可重构超算ATCA计算刀片，硬件主要由4片计算子板和1片计算底板构成。

计算子板的功能模块包括数据接口,通讯模块，管理调度模块，存储模块和计算模块。

数据接口主要提供子板和底板之间的业务数据交互通讯通道，媒介为高速连接器；通讯模块为千兆网络通道，主要由千兆PHY组成(由RGMII协议转为SGMII协议或COPPER口)；管理调度模块为SOC芯片，主要作用是对业务数据进行预处理和分发，并负责对计算模块进行初始化配置和管理；存储模块包括SD、FLASH、DDR3，主要存储系统启动数据或运算中过渡数据；计算模块是FPGA[0：5]，6片FPGA芯片加载相应算法文件后，可对数据进行特殊运算处理；管理、调度模块和计算模块之间的业务数据由LVDS通道进行高速通讯，配置和管理数据由SelectMap通道和GPIO通道进行低速通讯。另外还存在一些辅助模块电路：LEDs负责计算子板工作状态的指示、Clocks负责提供系统必要的时钟源、电源降压模块负责提供必要的工作电压。

计算底板的功能模块包括：业务数据接口，管理数据接口，管理模块，底板通讯模块，4个计算单元模块。

业务数据接口主要提供计算底板内部和外部设备之间的业务数据交互通讯通道，媒介为背板ZONE2高速连接口和2个RJ45千兆网口；管理数据接口主要提供外部机箱号和ATCA刀片所在槽位号信息，媒介为背板ZONE1低速连接口；管理模块为IIC转换模块，主要对底板后端的底板通讯模块和4个计算单元进行上下电控制、地址管理、复位控制；通讯底板模块主要有PHY芯片和SWITCH芯片组成，负责把外部的业务数据分发到后端4个计算单元中去，内外通讯协议都是千兆SGMII协议。另外还存在一些辅助模块电路：LEDs负责计算底板工作状态的指示、JTAGs负责提供计算单元的调试接口、EEPROM负责存储SWITCH芯片的初始化配置信息、电源和MOS开关模块负责提供必要的工作电压。

业务功能通道流程：

外部业务数据先通过计算底板上的业务数据接口传输到底板通讯模块，由底板通讯模块把业务数据分发到4个计算子板中，计算子板上的数据接口收到来自计算底板的数据后，通过通讯模块传输到管理调度模块，由管理调度模块把业务数据进行分配后，最终传输到后端的6个FPGA芯片中，进行数据运算，等运算结束后，运算结果可以原路方向传输到外部设备进行存储。

另外FLASH主要为SOC芯片提供必要的启动程序；SD除了可以存储SOC芯片必要的启动程序，还可以存储其他文件类信息(类似运算结果、字典文件、算法文件等)；DDR3主要存储SOC运算过程的一些过渡性信息。

管理功能通道流程：

当ATCA计算刀片插入设备后，外部机箱号信息、ATCA刀片所在槽位号信息、上下电指令信息、复位指令信息都会通过管理数据接口传输到管理模块，由管理模块识别转换处理后，对后端底板通讯模块进行控制，且对4个计算子板分配相应的地址号，或进行相应的指令操作(复位、上电、下电等)。

本实施例的计算子板集成一颗SOC芯片下挂载六颗FPGA芯片，芯片内部采用LVDS高速通讯，一片计算底板上集成四片计算子板形成一片ATCA计算刀片，内外都采用千兆网络通讯。

本实用新型通过采用FPGA芯片的架构方式，解决了传统设备运算类型单一，业务定制化能力受限的问题。

以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本实用新型的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种可重构超算ATCA计算刀片，其特征在于，包括第一计算子板、第二计算子板、第三计算子板、第四计算子板以及计算底板；

所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均包括数据接口、通讯模块、管理调度模块、存储模块以及计算模块；

所述管理调度模块连接所述存储模块，所述计算模块和通讯模块均连接所述管理调度模块，所述数据接口连接所述通讯模块；

所述计算底板包括业务数据接口、管理数据接口、管理模块以及底板通讯模块；

所述业务数据接口和所述管理模块均连接所述底板通讯模块，所述管理数据接口连接所述管理模块；

所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均连接所述底板通讯模块、所述管理模块；

所述存储模块包括SD、FLASH以及DDR3，所述SD、所述FLASH以及所述DDR3均连接所述管理调度模块；

所述计算模块包括FPGA0芯片、FPGA1芯片、FPGA2芯片、FPGA3芯片、FPGA4芯片以及FPGA5芯片；

所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片均连接所述管理调度模块；

所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片之间相互连接。

2.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均还包括高速连接器；

所述数据接口通过所述高速连接器连接所述底板通讯模块、所述管理模块。

3.根据权利要求2所述的可重构超算ATCA计算刀片，其特征在于，所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板均还包括LEDs、Clocks以及电源降压模块；

所述LEDs的一端连接所述管理调度模块，所述LEDs的另一端分别连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片；

所述Clocks的一端连接所述管理调度模块，所述Clocks的另一端分别连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片以及所述FPGA5芯片；

所述电源降压模块连接所述FPGA0芯片、所述FPGA1芯片、所述FPGA2芯片、所述FPGA3芯片、所述FPGA4芯片、所述FPGA5芯片、所述通讯模块、所述存储模块、所述管理调度模块以及所述高速连接器。

4.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述底板通讯模块包括PHY芯片和SWITCH芯片；

所述业务数据接口连接所述PHY芯片、所述SWITCH芯片，所述PHY芯片和所述SWITCH芯片均连接所述第一计算子板、所述第二计算子板、所述第三计算子板、所述第四计算子板。

5.根据权利要求4所述的可重构超算ATCA计算刀片，其特征在于，所述业务数据接口包括背板ZONE2高速连接口和两个RJ45千兆网口，所述背板ZONE2高速连接口连接所述SWITCH芯片，两个所述RJ45千兆网口连接所述PHY芯片。

6.根据权利要求4所述的可重构超算ATCA计算刀片，其特征在于，所述计算底板还包括LEDs、JTAGs、EEPROM、电源以及MOS开关模块；

所述LEDs和所述JTAGs均连接所述第一计算子板、所述第二计算子板、所述第三计算子板、所述第四计算子板，所述EEPROM连接所述SWITCH芯片；

所述MOS开关模块的一端分别连接所述第一计算子板、所述第二计算子板、所述第三计算子板以及所述第四计算子板，所述MOS开关模块的另一端连接所述电源；

所述电源连接所述PHY芯片、所述SWITCH芯片、所述管理模块、所述管理数据接口。

7.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述管理调度模块为SOC芯片。

8.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述通讯模块为千兆网络PHY芯片。

9.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述管理数据接口为背板ZONE1低速连接口。

10.根据权利要求1所述的可重构超算ATCA计算刀片，其特征在于，所述管理模块为IIC转换模块。

Images