CN216434923U

CN216434923U - 一种单mdio接口扩展多通道电路

Info

Publication number: CN216434923U
Application number: CN202123152180.XU
Authority: CN
Inventors: 周柯; 习伟; 王晓明; 李肖博; 林翔宇; 蔡田田; 宋益; 于杨; 李文伟
Original assignee: Electric Power Research Institute of Guangxi Power Grid Co Ltd; Southern Power Grid Digital Grid Research Institute Co Ltd
Current assignee: Electric Power Research Institute of Guangxi Power Grid Co Ltd; Southern Power Grid Digital Grid Research Institute Co Ltd
Priority date: 2021-12-14
Filing date: 2021-12-14
Publication date: 2022-05-03
Anticipated expiration: 2031-12-14

Abstract

本实用新型公开了一种单MDIO接口扩展多通道电路，包括核心CPU模块，还包括时钟信号扩展电路和数据信号扩展电路，核心CPU模块包括MDIO时钟引脚和MDIO数据引脚；时钟信号扩展电路和数据信号扩展电路均包括使能引脚、地址引脚、信号源引脚以及多个通道选择引脚，时钟信号扩展电路和数据信号扩展电路的地址对应的通道选择引脚分别与对应的同一PHY芯片的MDIO时钟引脚和MDIO数据引脚连接。本实用新型可以完成分时对多个以太网PHY芯片管理和配置。

Description

一种单MDIO接口扩展多通道电路

技术领域

本实用新型涉及MDIO接口电路领域，更具体涉及一种单MDIO接口扩展多通道电路。

背景技术

随着电力系统发展，越来越多智能变电站的大批量投运和智能设备的普及应用，其中以太网通信方式占据变电站中数据通信的重要地位，尤其光纤通信已越来越广泛应用在智能变电站中，并逐渐成为智能变电站中主要的数据通信传输手段。变电站中智能电子设备或对应的测试设备的以太网接口设计数量也越来越多，相应的其以太网PHY芯片使用的越来越多，要使这些以太网接口按设计需求的模式工作，就需求对这些以太网PHY芯片进行管理和配置，而完成这一工作的主体是设备中的核心CPU，其通信方式为MDIO接口协议。但是，这些设备中核心CPU通常只有一个MDIO控制接口，其无法直接管理和配置多片以太网PHY芯片。综上设计一个单MDIO接口扩展多通道电路，以满足核心CPU能正常管理和配置多片以太网PHY芯片，使得以太网接口能正常工作是十分必要的。

实用新型内容

本实用新型的目的在于针对现有技术存在的上述问题，提供一种单MDIO接口扩展多通道电路，本实用新型可以等效于将单MDIO接口扩展成多路MDIO接口，分时选择其中一个PHY芯片进行管理和配置，依次轮流对每个PHY芯片进行管理和配置。

本实用新型的上述目的通过以下技术方案实现：

一种单MDIO接口扩展多通道电路，包括核心CPU模块，还包括时钟信号扩展电路和数据信号扩展电路，

核心CPU模块包括MDIO时钟引脚和MDIO数据引脚；

时钟信号扩展电路包括使能引脚、地址引脚、信号源引脚以及多个通道选择引脚，

时钟信号扩展电路的信号源引脚与核心CPU模块的MDIO时钟引脚连接且通过对应的上拉电阻与电源连接，时钟信号扩展电路的各个通道选择引脚均通过对应的上拉电阻与电源连接，

数据信号扩展电路包括使能引脚、地址引脚、信号源引脚以及多个通道选择引脚，

数据信号扩展电路的信号源引脚与核心CPU模块的MDIO数据引脚连接且通过对应的上拉电阻与电源连接，数据信号扩展电路的各个通道选择引脚均通过对应的上拉电阻与电源连接，

时钟信号扩展电路和数据信号扩展电路的地址对应的通道选择引脚分别与对应的同一PHY芯片的MDIO时钟引脚和MDIO数据引脚连接。

如上所述时钟信号扩展电路的使能引脚以及地址引脚分别与对应的拨码开关连接；数据信号扩展电路的使能引脚以及地址引脚分别与对应的拨码开关连接。

本实用新型相对于现有技术，具有以下有益效果：

本实用新型采用时钟信号扩展电路和数据信号扩展电路分别对MDIO接口的MDIO时钟信号、MDIO数据信号进行了多通道的扩展，可以分时选择对应的通道，等效于将MIDO接口信号某一段时刻内只与其中一个以太网PHY芯片进行有效连接，完成对以太网PHY芯片管理和配置。该实用新型电路实现比较简单、可扩展性强。

附图说明

图1为时钟信号扩展电路的连接示意图；

图2为数据信号扩展电路的连接示意图；

图3为核心CPU模块的连接示意图。

图中：D：信号源引脚；EN：使能引脚；A0：第一地址引脚；A1：第二地址引脚；A2：第三地址引脚；VDD：电源正极引脚；VSS：电源负极引脚；VCC：电源；GND：接地引脚；DGND：电气地；S1：第一通道选择引脚；S2：第二通道选择引脚；S3：第三通道选择引脚；S4：第四通道选择引脚；S5：第五通道选择引脚；S6：第六通道选择引脚；S7：第七通道选择引脚；S8：第八通道选择引脚；GE_MDC：MDIO时钟信号；GE_MDIO：MDIO数据信号；MDC：MDIO时钟引脚；MDIO：MDIO数据引脚；GPIO：IO引脚；U1：时钟信号扩展电路；U2：数据信号扩展电路；U3：核心CPU模块；MDIO：管理数据输入输出。

具体实施方式

为了便于本领域普通技术人员理解和实施本实用新型，下面结合实施例对本实用新型作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本实用新型，并不用于限定本实用新型。

如图1至图3所示，一种单MDIO接口扩展多通道电路，包括核心CPU模块、时钟信号扩展电路和数据信号扩展电路。

核心CPU模块包括MDIO时钟引脚MDC和MDIO数据引脚MDIO；

时钟信号扩展电路包括使能引脚EN、地址引脚（A0、A1、A2）、信号源引脚D以及多个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8），

数据信号扩展电路包括使能引脚（EN）、地址引脚（A0、A1、A2）、信号源引脚D以及多个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8）。

在本实施例中，时钟信号扩展电路U1和数据信号扩展电路U2的型号为TMUX1108。均包括三根地址引脚（A0、A1、A2），通过二进制编码可以选址8个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8），例如A0、A1、A2分别为0、0、0，选取的是时信号源引脚D与通道选择引脚S1连通，A0、A1、A2分别为1、0、0，选取的是时信号源引脚D与通道选择引脚S2连通，依次类推。图2和图3中，时钟信号扩展电路U1和数据信号扩展电路U2还均包括电源正极引脚VDD、电源负极引脚VSS和接地引脚GND，电源正极引脚VDD连接电源VCC，电源负极引脚VSS和接地引脚GND连接并与电气地DGND连接，电源正极引脚VDD和电源负极引脚VSS之间并联有参数分别为10uF/25V和0.1uF/50V的两个电容，用于供电电压的稳压。

时钟信号扩展电路的信号源引脚D与核心CPU模块的MDIO时钟引脚MDC连接且通过对应的上拉电阻与电源VCC连接，时钟信号扩展电路的各个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8）均通过对应的上拉电阻与电源VCC连接，

数据信号扩展电路的信号源引脚D与核心CPU模块的MDIO数据引脚MDIO连接且通过对应的上拉电阻与电源VCC连接，数据信号扩展电路的各个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8）均通过对应的上拉电阻与电源VCC连接。

通过设置上拉电阻，提高时钟信号和数据信号的传输能力，减少传输产生的信号衰减。

本实用新型在使用时，将时钟信号扩展电路和数据信号扩展电路的地址引脚（A0、A1、A2）设置为一致，时钟信号扩展电路和数据信号扩展电路的使能引脚EN设置为高电平，核心CPU模块输出的MDIO时钟和MDIO数据均分别通过时钟信号扩展电路和数据信号扩展电路输出到与地址对应一致的同一PHY芯片的MDIO时钟引脚和MDIO数据引脚，不同地址对应不同的PHY芯片，通过地址引脚（A0、A1、A2）设置不同地址对应的PHY芯片，实现核心CPU模块与不同扩展的PHY芯片的MDIO接口连接。

作为一种可实施的方案，时钟信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）分别与对应的拨码开关连接；数据信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）分别与对应的拨码开关连接。通过拨码开关实现时钟信号扩展电路和数据信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）的高低电平的选择。

作为另一种可实施的方案，时钟信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）分别与核心CPU模块的对应IO引脚连接，数据信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）分别与核心CPU模块的对应IO引脚连接。通过核心CPU模块设置时钟信号扩展电路和数据信号扩展电路的使能引脚EN以及地址引脚（A0、A1、A2）的高低电平。

本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。

Claims

1.一种单MDIO接口扩展多通道电路，包括核心CPU模块，其特征在于，还包括时钟信号扩展电路和数据信号扩展电路，

核心CPU模块包括MDIO时钟引脚（MDC）和MDIO数据引脚（MDIO）；

时钟信号扩展电路包括使能引脚（EN）、地址引脚（A0、A1、A2）、信号源引脚（D）以及多个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8），

时钟信号扩展电路的信号源引脚（D）与核心CPU模块的MDIO时钟引脚（MDC）连接且通过对应的上拉电阻与电源（VCC）连接，时钟信号扩展电路的各个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8）均通过对应的上拉电阻与电源（VCC）连接，

数据信号扩展电路包括使能引脚（EN）、地址引脚（A0、A1、A2）、信号源引脚（D）以及多个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8），

数据信号扩展电路的信号源引脚（D）与核心CPU模块的MDIO数据引脚（MDIO）连接且通过对应的上拉电阻与电源（VCC）连接，数据信号扩展电路的各个通道选择引脚（S1、S2、S3、S4、S5、S6、S7、S8）均通过对应的上拉电阻与电源（VCC）连接，

2.根据权利要求1所述的一种单MDIO接口扩展多通道电路，包括核心CPU模块，其特征在于，所述时钟信号扩展电路的使能引脚（EN）以及地址引脚（A0、A1、A2）分别与对应的拨码开关连接；数据信号扩展电路的使能引脚（EN）以及地址引脚（A0、A1、A2）分别与对应的拨码开关连接。